一種基于Si-PIN探測器陣列的高分辨率X射線能譜儀的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及核儀器技術(shù)領(lǐng)域，尤其涉及一種使用S1-PIN探測器陣列的高分辨率X射線能譜儀。
【背景技術(shù)】
[0002]X射線能譜儀是一種利用不同元素特征X射線能量的不同來展譜從而進行成分分析的儀器，它主要由探測器、放大器、脈沖幅度分析器組成，現(xiàn)已在選礦、化工、冶金、地質(zhì)勘查、環(huán)境監(jiān)測、生物醫(yī)學(xué)等領(lǐng)域發(fā)揮重要作用。當(dāng)前，研制高分辨率的X射線能譜儀已經(jīng)成為核儀器領(lǐng)域的研究熱點。
[0003]S1-PIN探測器是一種以半導(dǎo)體材料Si作為探測器基體，采用P-1-N(PositiVe-1ntrinsic-Negative)結(jié)構(gòu)，包括一層P型半導(dǎo)體(多數(shù)載流子是空穴，受主雜質(zhì)為主導(dǎo))、一層N型半導(dǎo)體(多數(shù)載流子為電子，施主雜質(zhì)為主導(dǎo)，)以及二者中間的本征半導(dǎo)體I層，結(jié)合平面工藝和離子注入工藝制作出的高性能核輻射探測器，它具有結(jié)電容小、漏電流低、響應(yīng)時間快、抗磁場干擾能力強、位置分辨率好、能量分辨率高等特點，因此是適用于高分辨率能譜儀的理想探測器。
[0004]通用能譜儀主要分為模擬型和數(shù)字型兩大類。近年來，隨著微電子技術(shù)的快速發(fā)展，大規(guī)模的現(xiàn)場可編程門陣列(Field — Programmable Gate Array，簡稱FPGA)得以實現(xiàn)，基于FPGA的數(shù)字多道能譜儀也相繼被研制出來。數(shù)字能譜儀通過數(shù)字濾波、數(shù)字脈沖反堆積和數(shù)字峰值保持等算法取代傳統(tǒng)的模擬成形放大電路、峰值采樣電路等，從而實現(xiàn)高計數(shù)率、低溫漂和小型化，因此成為當(dāng)前X射線能譜儀設(shè)計的首選方案。

【發(fā)明內(nèi)容】

[0005]為解決上述技術(shù)問題，本發(fā)明的目的是提供一種基于S1-PIN探測器陣列的高分辨率X射線能譜儀，解決了常規(guī)情況下使用單一 S1-PIN探測器測量X射線尤其是高能X射線時探測效率低，計數(shù)率下降，能量分辨率變差的問題。
[0006]—種基于S1-PIN探測器陣列的高分辨率X射線能譜儀，包括S1-PIN探測器陣列、電荷靈敏放大器陣列、RC有源濾波單元、信號加權(quán)單元、時間甄別單元及數(shù)字多道脈沖幅度分析器；
[0007]所述S1-PIN探測器陣列是由S1-PIN探測器組合成m行Xn列的探測器陣列，所有S1-PIN探測器陰極相連，每一行S1-PIN探測器陽極并聯(lián)，并通過偏置電阻連接高壓電源；
[0008]所述每一行S1-PIN探測器使用同一個電荷靈敏放大器，不同行間使用的電荷靈敏放大器組成電荷靈敏放大器陣列；
[0009]S1-PIN探測器陣列將接收到的X射線轉(zhuǎn)換為電荷信號，并通過電荷靈敏放大器陣列放大后獲得核脈沖信號。
[0010]與現(xiàn)有技術(shù)相比，本發(fā)明的一個或多個實施例可以具有如下優(yōu)點:
[0011]改善了單一S1-PIN探測器應(yīng)用于X射線檢測時探測效率低、計數(shù)率不足的缺點，同時解決了使用大規(guī)模S1-PIN探測器陣列時噪聲大、信噪比低、系統(tǒng)能量分辨率差的問題。
【附圖說明】
[0012]圖1是基于S1-PIN探測器陣列的高分辨率X射線能譜儀系統(tǒng)原理圖；
[0013]圖2是S1-PIN探測器陣列與電荷靈敏放大器陣列結(jié)構(gòu)示意圖；
[0014]圖3是數(shù)字多道能譜儀系統(tǒng)內(nèi)部框圖；
[0015]圖4是本發(fā)明電荷靈敏放大器電路圖；
[0016]圖5(a)和5(b)是時間甄別功能示意圖與時間甄別電路圖；
[0017]圖6是本發(fā)明RC有源濾波電路圖；
[0018]圖7是本發(fā)明信號加權(quán)電路原理圖；
[0019I圖8是離線校正功能示意圖。
【具體實施方式】
[0020]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合實施例及附圖對本發(fā)明作進一步詳細的描述。
[0021]如圖1所示為本發(fā)明的系統(tǒng)原理圖，該系統(tǒng)包括探測器陣列、電荷靈敏放大器陣列、RC有源濾波單元、信號加權(quán)單元、時間甄別單元以及數(shù)字多道脈沖幅度分析器。
[0022]上述探測器陣列與電荷靈敏放大器陣列如圖2所示，所述S1-PIN探測器陣列是由S1-PIN探測器組合成m行Xn列的探測器陣列，所有S1-PIN探測器陰極相連，每一行S1-PIN探測器陽極并聯(lián)，并通過偏置電阻連接高壓電源；
[0023]所述每一行S1-PIN探測器使用同一個電荷靈敏放大器，不同行間使用的電荷靈敏放大器組成電荷靈敏放大器陣列;S1-PIN探測器陣列將接收到的X射線轉(zhuǎn)換為電荷信號，并通過電荷靈敏放大器陣列放大后獲得核脈沖信號。
[0024]上述電荷靈敏放大器陣列是由η路低噪聲電源模塊分別供電的阻容反饋式電荷靈敏放大器陣列，且電荷靈敏放大器陣列中的每一路電荷靈敏放大器后分別連接時間甄別電路和RC有源濾波電路。經(jīng)RC有源濾波電路濾波成形后的信號經(jīng)加權(quán)電路疊加后形成單路的能量信號，該能量信號與時間甄別電路中的時間甄別信號一起輸送入數(shù)字多道能譜儀中進行處理后，輸出X射線能譜。
[0025]進一步，所述電荷靈敏放大器采用交流耦合阻容反饋式結(jié)構(gòu)，反饋網(wǎng)絡(luò)中的電容用來收集電荷，電阻為電荷提供泄放通路，放大器輸入級使用JFET場效應(yīng)管，放大級采用折疊型電路結(jié)構(gòu)，放大后的信號再經(jīng)過一級高速低噪聲運放二次放大，提高信噪比。
[0026]進一步，所述時間甄別電路以比較器芯片為核心，電荷靈敏放大器輸出的信號觸發(fā)比較器產(chǎn)生對應(yīng)時刻的方波信號，實現(xiàn)甄別功能。
[0027]進一步，所述RC有源濾波電路由運算放大器構(gòu)成，電荷靈敏前置放大器輸出的信號經(jīng)濾波成形后輸出低噪聲的高斯信號。
[0028]進一步，所述加權(quán)電路由運算放大器組成的反向求和運算電路構(gòu)成，實現(xiàn)不同電荷靈敏放大器通道信號的疊加。
[0029]進一步，所述數(shù)字多道能譜儀以FPGA為核心，基于快慢雙通道梯形成形器，可以實現(xiàn)離線校正、計數(shù)率校正、上升時間甄別、脈沖幅度提取、基線估計與恢復(fù)、軟增益調(diào)節(jié)等功會K。
[0030]上述陣列中所有探測器由同一高壓電源提供偏置電壓。當(dāng)入射X射線進入S1-PIN探測器的靈敏區(qū)后與其發(fā)生相互作用產(chǎn)生電子空穴對，在偏置電壓作用下形成偏置電流，該電流脈沖信號經(jīng)電荷靈敏放大器后形成幅值增大的雙指數(shù)信號。
[0031]由于制作工藝的限制，單個S1-PIN探測器的靈敏區(qū)面積不能太大，導(dǎo)致了使用單一 S1-PIN探測器測量X射線尤其是高能X射線時計數(shù)率較低，而采用S1-PIN探測器陣列使得探測器的等效靈敏區(qū)面積變大，從而提高探測效率，能夠獲得較高的計數(shù)率。根據(jù)電荷靈敏放大器等效噪聲電荷的計算公式，ENC = EC0+k.Ci(其中ECO為零電容噪聲，k為噪聲斜率，Ci為等效輸入電容)，如果所有探測器并聯(lián)共用一個電荷靈敏放大器，其等效輸入電容較大，會引入較大的噪聲，影響能量分辨率。因此本發(fā)明將探測器陣列中每一行探測器共用一個電荷靈敏放大器，在保證能量分辨率的同時精簡電路。
[0032]上述電荷靈敏放大器電路如圖4所示，其中D代表每一行總的探測器，R4為探測器偏置電阻，為了使噪聲最低，應(yīng)該保證偏置電阻上的壓差為0.5V，因此偏置電阻阻值應(yīng)在50M至200M范圍，具體取值要根據(jù)實際探測器的漏電流來選擇。R4與交流耦合電容ClO構(gòu)成一個放電回路，其時間常數(shù)為τ?，電荷靈敏