一種新型高精度電容自校準(zhǔn)逐次逼近型模數(shù)轉(zhuǎn)換器的制造方法
【專利摘要】本發(fā)明中公開了一種新型高精度電容自校準(zhǔn)逐次逼近型模數(shù)轉(zhuǎn)換器，其特征在于，包括若干調(diào)整電容陣列、一校準(zhǔn)存儲器、一逐次逼近控制邏輯單元和一校準(zhǔn)控制邏輯單元；其中，每一位待調(diào)整的采樣電容Ci分別連接一調(diào)整電容陣列；調(diào)整電容陣列包括補償電容和剩余電容，補償電容的上極板和剩余電容的上極板均與采樣電容上極板公共端連接，補償電容下極板與Ci的下極板連接，剩余電容的下極板與采樣電容Ci+1的下極板連接；比較器輸出端經(jīng)一選通開關(guān)、校準(zhǔn)控制邏輯單元與該校準(zhǔn)存儲器連接；校準(zhǔn)存儲器分別與每一補償電容的開關(guān)控制端和剩余電容的開關(guān)控制端連接；比較器輸出端經(jīng)一選通開關(guān)、逐次逼近控制邏輯單元與采樣電容下極板開關(guān)控制端連接。
【專利說明】
一種新型高精度電容自校準(zhǔn)逐次逼近型模數(shù)轉(zhuǎn)換器
技術(shù)領(lǐng)域
[0001] 本發(fā)明屬于微電子技術(shù)領(lǐng)域，是一種基于電容自校準(zhǔn)技術(shù)的新型高精度逐次逼近 型模數(shù)轉(zhuǎn)換器(SAR ADC)。
【背景技術(shù)】
[0002] 隨著信息技術(shù)的發(fā)展，許多便攜式儀器設(shè)備及電子產(chǎn)品都需要高精度、低功耗的 模數(shù)轉(zhuǎn)換器(ADC)，同時要求ADC的尺寸小、可靠性高及穩(wěn)定性好。ADC作為模擬系統(tǒng)與數(shù)字 系統(tǒng)接口電路的關(guān)鍵模塊，廣泛應(yīng)用于雷達(dá)、通信、測控、醫(yī)療、儀表、圖像和音頻等領(lǐng)域。它 的功能就是把外界的模擬量轉(zhuǎn)換為與之對應(yīng)的數(shù)值編碼，只有通過ADC才能完成對外界信 號的采集和處理。同時，通信技術(shù)和數(shù)字信號處理領(lǐng)域的快速發(fā)展也推動著ADC逐步向高精 度和低功耗的方向發(fā)展。
[0003] 隨著微電子的設(shè)計、制造水平的不斷提高，各類型的ADC在電路結(jié)構(gòu)、算法和性能 上得到了快速的發(fā)展并出現(xiàn)差異，其適用范圍也不盡相同。SAR ADC與其他幾種ADC相比，具 有結(jié)構(gòu)簡單、精度高、功耗低等特點。傳統(tǒng)SAR ADC的轉(zhuǎn)換精度一般在8-16位，并具有中等轉(zhuǎn) 換速率、低功耗和低成本的綜合優(yōu)勢，這些優(yōu)勢使其在更加廣闊的領(lǐng)域中得到應(yīng)用。
[0004] 根據(jù)DAC陣列采用的基本器件不同，SAR ADC可以分為基于電容式的SAR ADC、基于 電阻式的SAR ADC和基于電流源式的SAR ADC，其中基于電容式的SAR ADC是最常見的結(jié)構(gòu)。 電容陣列的匹配度直接影響著SAR ADC的轉(zhuǎn)換特性。在高精度的應(yīng)用中，減小由電容失配引 起誤差的校準(zhǔn)技術(shù)顯得尤為重要。
[0005] -般的校準(zhǔn)技術(shù)有兩類，數(shù)字校準(zhǔn)技術(shù)和模擬校準(zhǔn)技術(shù)。數(shù)字校準(zhǔn)技術(shù)是通過把 電路中失配誤差等影響在數(shù)字領(lǐng)域描述，并在數(shù)字領(lǐng)域?qū)敵龃a進(jìn)行修正，但采用這種方 法校準(zhǔn)數(shù)字輸出碼的準(zhǔn)確度取決于校準(zhǔn)參數(shù)的準(zhǔn)確度，而目前數(shù)字校準(zhǔn)技術(shù)普遍存在校準(zhǔn) 參數(shù)不準(zhǔn)確的問題。模擬校準(zhǔn)技術(shù)是利用激光對芯片元件進(jìn)行修正或者在模擬領(lǐng)域把相關(guān) 的量調(diào)整到正常數(shù)值，激光修正技術(shù)的成本高，且容易受到封裝時機(jī)械應(yīng)力的影響?？紤]到 以上各種電容自校準(zhǔn)技術(shù)存在的問題，本發(fā)明采用模擬校準(zhǔn)技術(shù)，通過在模擬領(lǐng)域把電容 大小調(diào)整到正常值，進(jìn)而消除電容失配產(chǎn)生的誤差。
[0006] 本發(fā)明提出了一種新型的高精度自校準(zhǔn)SAR ADC，它具有低功耗、高精度的特點， 可以大規(guī)?；瘧?yīng)用于高集成度的系統(tǒng)以及便攜式儀器設(shè)備中，其推廣意義重大。

【發(fā)明內(nèi)容】

[0007] 本發(fā)明針對SAR ADC的高精度、低功耗特性，提出一種新型電容自校準(zhǔn)結(jié)構(gòu)。此方 法大大降低了由于電容失配引起的誤差，同時降低集成電路系統(tǒng)功耗，適用于高精度的電 路系統(tǒng)中。
[0008] 本發(fā)明的技術(shù)方案為：
[0009] -種新型高精度電容自校準(zhǔn)逐次逼近型模數(shù)轉(zhuǎn)換器，其特征在于，包括若干調(diào)整 電容陣列、一校準(zhǔn)存儲器、一逐次逼近控制邏輯單元和一校準(zhǔn)控制邏輯單元;其中，自校準(zhǔn) 逐次逼近型模數(shù)轉(zhuǎn)換器中每一位待調(diào)整的采樣電容匕分別連接一所述調(diào)整電容陣列;所述 調(diào)整電容陣列包括補償電容和剩余電容，補償電容的上極板和剩余電容的上極板均與自校 準(zhǔn)逐次逼近型模數(shù)轉(zhuǎn)換器的采樣電容上極板公共端連接，補償電容下極板與該采樣電容Ci 的下極板連接，剩余電容的下極板與該采樣電容Ci的下一級采樣電容Ci+1的下極板連接；自 校準(zhǔn)逐次逼近型模數(shù)轉(zhuǎn)換器的比較器輸出端依次經(jīng)一選通開關(guān)、該校準(zhǔn)控制邏輯單元與該 校準(zhǔn)存儲器連接;校準(zhǔn)控制邏輯單元用于將該比較器的電容比較結(jié)果形成開關(guān)選通信號存 入該校準(zhǔn)存儲器中；該校準(zhǔn)存儲器分別與每一補償電容的開關(guān)控制端和剩余電容的開關(guān)控 制端連接;該比較器輸出端依次經(jīng)一選通開關(guān)、該逐次逼近控制邏輯單元與自校準(zhǔn)逐次逼 近型模數(shù)轉(zhuǎn)換器的采樣電容下極板開關(guān)控制端連接。
[0010] 進(jìn)一步的，調(diào)整每一位待調(diào)整采樣電容Ci的補償電容Cci，使其滿足 Cci-i+Cri-2)-Ci-Cri-i( i =M,M+1,……、N);其中，Ci-!是采樣電容Ci的低一位采樣電容，Ci-2是 采樣電容Ci的低二位采樣電容，Cch為采樣電容Ch的補償電容，CrH為采樣電容(^:的剩 余電容，Cr^為采樣電容(^的剩余電容，Cm為采樣電容Ci- 2的剩余電容。由于Cm為最低位 待調(diào)整采樣電容，比Cm低位的采樣電容沒有補償電容和剩余電容，即CcM-i = CrM-i = CrM-2 = 〇。故前兩位待調(diào)整采樣電容的補償電容為CCM~2Cm-1_Cm，CCM+l~2CM-l+CM+CCM-CM+l_CrM。
[0011] 進(jìn)一步的，采樣電容Ci的調(diào)整電容陣列包括k個并聯(lián)的調(diào)整電容Ca，每一調(diào)整電容 Ca的上極板均與該采樣電容上極板公共端連接;每一調(diào)整電容Ca的下極板分別與由一組互 補信號控制的兩個開關(guān)連接;其中，與采樣電容匕下極板連接的調(diào)整電容Ca構(gòu)成所述補償 電容，與采樣電容Ci+i下極板連接的調(diào)整電容Ca構(gòu)成所述剩余電容。
[0012] 進(jìn)一步的，待調(diào)整的采樣電容為從采樣電容Cm到最高位采樣電容CN的連續(xù)多個采 樣電容。
[0013] SAR ADC是高精度ADC的常見結(jié)構(gòu)，SAR ADC的分辨率一般為8~16位。電容失配產(chǎn) 生失調(diào)電壓，這種誤差主要是由于工藝過程中的不精確造成的，它在仿真期間不能測量到， 失配電壓大概是mV量級，嚴(yán)重影響高精度ADC的轉(zhuǎn)換特性。
[0014] 該高精度SAR ADC電路采用電容陣列DAC結(jié)構(gòu)。為了消除電容失配引入的誤差，在 高位采樣電容中引入調(diào)整電容陣列，通過調(diào)整電容陣列實現(xiàn)采樣電容從低位到高位的電容 自校準(zhǔn)。
[0015]加入調(diào)整電容陣列的SAR ADC結(jié)構(gòu)如圖1所示。調(diào)整電容陣列共3個端口，分別是調(diào) 整電容上極板公共端①、補償電容下極板引出端②、剩余電容下極板引出端③。為了實現(xiàn)高 位電容自校準(zhǔn)，我們對高位采樣電容進(jìn)行調(diào)整，在每一位待調(diào)整電容后連接一個調(diào)整電容 陣列，如圖1所示，待調(diào)整電容從采樣電容Cm到最高位采樣電容C N。所有調(diào)整電容陣列的①端 接入采樣電容上極板公共端，構(gòu)成比較器負(fù)輸入端;每一位采樣電容的調(diào)整電容陣列②端 接入本位采樣電容下極板;每一位采樣電容的調(diào)整電容陣列③端接入下一位采樣電容的下 極板，最后一位采樣電容調(diào)整電容陣列③端空置。如圖1所示，每一位采樣電容(^的調(diào)整電 容陣列分為兩部分，第一部分是對本位米樣電容的補償電容Cci，由端口①與端口②之間的 電容構(gòu)成，第二部分是陣列中沒有用于補償本位采樣電容的殘余電容Cri，由端口①與端口 ③之間的電容構(gòu)成。為了提高電容的利用率，調(diào)整電容陣列中沒有用于補償本位采樣電容 的殘余電容并到下一位采樣電容中。
[0016]采樣電容(^的調(diào)整電容陣列實現(xiàn)結(jié)構(gòu)如圖2所示。端口①為調(diào)整電容的上極板公 共端;端口②為補償電容下極板引出端，接到本位采樣電容Ci的下極板;端口③為剩余電容 下極板引出端，接到下一位采樣電容c1+1的下極板。第i位采樣電容Ci的調(diào)整電容陣列由k (i)個調(diào)整電容Ca構(gòu)成，所有調(diào)整電容的上極板接入公共端，形成端口①;每一位調(diào)整電容 的下極板分別與由一組互補信號控制的兩個開關(guān)相連，通過這兩個開關(guān)，調(diào)整電容下極板 接入端口②或端口③。通過開關(guān)選通接入端口②的電容構(gòu)成補償電容Cci，接入本位采樣電 容，改變C Ci可以實現(xiàn)對本位采樣電容的校準(zhǔn)；同時沒有被選通作為補償電容而接入端口③ 的構(gòu)成剩余電容Cri，并入下一位采樣電容中。
[0017] 通過在調(diào)整電容陣列內(nèi)部選通不同電容實現(xiàn)采樣電容從低位到高位的自校準(zhǔn)，提 高采樣電容的匹配度。在每次調(diào)整陣列開關(guān)變動后，利用比較器和開關(guān)時序比較經(jīng)過調(diào)整 后的待調(diào)整的采樣電容和其低位采樣電容之和的大小，根據(jù)比較結(jié)果選出最優(yōu)的補償電 容，從而達(dá)到采樣電容的匹配。
[0018] 以圖1的高精度SAR ADC電路為例：從待調(diào)整的最低位采樣電容Cm開始，通過改變 其調(diào)整電容陣列的開關(guān)信號來調(diào)整其補償電容Ccm，使待調(diào)整采樣電容Cm與其低位采樣電容 相匹配，使得^' 2C'm. i，故Ccm~2CM4-CM。Cm的調(diào)整電容陣列沒有用 于補償Cm的部分為并到下一位采樣電容的殘余電容Ομ，Ομ并到第M+1位采樣電容中。繼續(xù) 調(diào)整高一位采樣電容，改變Cm+i的調(diào)整陣列補償電容Ccm+i，使得CM+1+CcM+i+Crn~2Cm-i+Cm+ CCM，故CCM+l~2CM-l+CM+CCM-CM+l_CrM。同理，Cm+i的調(diào)整電容陣列中沒有用于補償待調(diào)整采樣 電容Cm+i的殘余電容CrM+i并到第M+2位采樣電容中。如此往復(fù)，從采樣電容的低位到高位逐 一調(diào)整，使得每一位采樣電容都與其低位采樣電容相匹配，直至完成最高位采樣電容&的 調(diào)整。
[0019] 本發(fā)明采用自校準(zhǔn)方式達(dá)到采樣電容之間較好的匹配性，在自校準(zhǔn)期間將電容比 較結(jié)果通過校準(zhǔn)控制邏輯形成開關(guān)選通信號存入校準(zhǔn)存儲器中。然后利用校準(zhǔn)存儲器中調(diào) 整陣列選通數(shù)據(jù)在每次轉(zhuǎn)換之前對每一位采樣電容調(diào)整陣列進(jìn)行調(diào)整，使得每一位采樣電 容與其低位采樣電容之和相等，從而有效地降低了采樣電容初始失配帶來的誤差。
[0020] 本發(fā)明中給出的新型高精度電容自校準(zhǔn)SAR ADC電路，其優(yōu)點在于：
[0021] (1)本發(fā)明中提出的新型電容自校準(zhǔn)高精度SAR ADC，引入調(diào)整電容陣列校準(zhǔn)電容 失配誤差，不僅降低了電路的功耗，也大大提高了SAR ADC可以達(dá)到的精度。調(diào)整電容陣列 是該結(jié)構(gòu)的一大特點，通過合理的版圖布局，可以實現(xiàn)電容陣列的較好匹配，對ADC的應(yīng)用 向更高精度發(fā)展有著重大意義。
[0022] (2)調(diào)整電容陣列的復(fù)用。每一位采樣電容的調(diào)整電容陣列包括本位采樣電容的 補償電容和并到下一位采樣電容的殘余電容，增加電容利用率，在不大幅增加電路額外功 耗和面積的情況下實現(xiàn)電容自校準(zhǔn)。
【附圖說明】
[0023]圖1是基于電容自校準(zhǔn)技術(shù)的高精度SAR ADC電路結(jié)構(gòu)；
[0024]圖2是調(diào)整電容陣列結(jié)構(gòu)示意。
【具體實施方式】
[0025]下面通過實施方式詳細(xì)說明本發(fā)明。
[0026]本發(fā)明中高精度SAR ADC的工作共有兩種模式：自校準(zhǔn)模式和模數(shù)轉(zhuǎn)換模式，兩種 工作模式共用一個比較器。
[0027]該高精度SAR ADC的自校準(zhǔn)工作模式可分為兩個階段，分別為復(fù)位階段和調(diào)整階 段。在復(fù)位階段中，采樣開關(guān)SH閉合，消除比較器輸入端的失調(diào)誤差。隨后進(jìn)入調(diào)整階段:斷 開采樣開關(guān)SH。確定待調(diào)整的采樣電容Ci，從待調(diào)整的最低位采樣電容Cm開始。初始化待調(diào) 整采樣電容Ci的調(diào)整電容陣列，選擇一部分電容作為補償電容C Ci連接到Ci中；利用比較器 和開關(guān)時序比較接入補償電容的待調(diào)整采樣電容和低位采樣電容之和的大小，通過比較結(jié) 果和校準(zhǔn)邏輯改變調(diào)整電容陣列的開關(guān)信號，從而調(diào)整補償電容C Cl的大小，直至待調(diào)整采 樣電容和低位采樣電容相匹配，即 Cri-d-Ci-Cri-u調(diào)整電容陣列中沒有連接到待調(diào)整采樣電容的殘余電容Cri并到下一位采 樣電容中。繼續(xù)高一位采樣電容的調(diào)整，直至完成最高位采樣電容CN的調(diào)整后，將每一位采 樣電容的調(diào)整陣列開關(guān)信號存入校準(zhǔn)存儲器中。
[0028] SAR ADC的模數(shù)轉(zhuǎn)換模式分為采樣階段和逐次逼近階段。采樣階段將采樣開關(guān)SH 閉合，采樣電容上極板接入共模電平Vcm，下極板接入輸入信號Vin，將輸入信號采樣到電容 極板中。隨后在逐次逼近階段中對采樣值進(jìn)行保持并比較，根據(jù)比較結(jié)果改變采樣電容下 極板開關(guān)，進(jìn)行電荷的分配，并將比較結(jié)果輸出到后方數(shù)字電路中，形成一系列數(shù)字碼流。 如此循環(huán)往復(fù)，就可以完成逐次逼近的模數(shù)轉(zhuǎn)換。
[0029]上述工作過程即為本發(fā)明的【具體實施方式】，其中SAR ADC的自校準(zhǔn)模式完成了采 樣電容的自校準(zhǔn)工作，將自校準(zhǔn)所得的調(diào)整電容陣列開關(guān)信號數(shù)據(jù)存入校準(zhǔn)存儲器中。在 每一次模數(shù)轉(zhuǎn)換采樣階段之前，可利用校準(zhǔn)存儲器中的開關(guān)信號數(shù)據(jù)選通每一個調(diào)整電容 陣列中的補償電容，進(jìn)行電容自校準(zhǔn)。由于是基于電容式的DAC架構(gòu)，整個系統(tǒng)可以做到低 功耗;調(diào)整電容陣列的引入大大改善了采樣電容的匹配性，提高了SAR ADC可以達(dá)到的精度 限制。
[0030]最后需要注意的是，公布實施例的目的在于幫助進(jìn)一步理解本發(fā)明，但是本領(lǐng)域 的技術(shù)人員可以理解:在不脫離本發(fā)明及所附的權(quán)利要求的精神和范圍內(nèi)，各種替換和修 改都是可能的。因此，本發(fā)明不應(yīng)局限于實施例所公開的內(nèi)容，本發(fā)明要求保護(hù)的范圍以權(quán) 利要求書界定的范圍為準(zhǔn)。
【主權(quán)項】
1. 一種新型高精度電容自校準(zhǔn)逐次逼近型模數(shù)轉(zhuǎn)換器，其特征在于，包括若干調(diào)整電 容陣列、一校準(zhǔn)存儲器、一逐次逼近控制邏輯單元和一校準(zhǔn)控制邏輯單元;其中，自校準(zhǔn)逐 次逼近型模數(shù)轉(zhuǎn)換器中每一位待調(diào)整的采樣電容C 1分別連接一所述調(diào)整電容陣列;所述調(diào) 整電容陣列包括補償電容和剩余電容，補償電容的上極板和剩余電容的上極板均與自校準(zhǔn) 逐次逼近型模數(shù)轉(zhuǎn)換器的采樣電容上極板公共端連接，補償電容下極板與該采樣電容匕的 下極板連接，剩余電容的下極板與該采樣電容C 1的下一級采樣電容C1+1的下極板連接；自校 準(zhǔn)逐次逼近型模數(shù)轉(zhuǎn)換器的比較器輸出端依次經(jīng)一選通開關(guān)、該校準(zhǔn)控制邏輯單元與該校 準(zhǔn)存儲器連接;校準(zhǔn)控制邏輯單元用于將該比較器的電容比較結(jié)果形成開關(guān)選通信號存入 該校準(zhǔn)存儲器中；該校準(zhǔn)存儲器分別與每一補償電容的開關(guān)控制端和剩余電容的開關(guān)控制 端連接;該比較器輸出端依次經(jīng)一選通開關(guān)、該逐次逼近控制邏輯單元與自校準(zhǔn)逐次逼近 型模數(shù)轉(zhuǎn)換器的采樣電容下極板開關(guān)控制端連接。2. 如權(quán)利要求1所述的模數(shù)轉(zhuǎn)換器，其特征在于，每一位待調(diào)整采樣電容C1的補償電容 Cci滿足Cci~2(Ci-i+Cci-i+Cri-2)-Ci-Cri-1;其中，C i-!是采樣電容Ci的低一位采樣電容，Ci-2 是采樣電容Ci的低二位采樣電容，Cch為采樣電容Ch的補償電容，Cn1為采樣電容(^:的 剩余電容，CrH為采樣電容C i-^剩余電容，Cri-2為采樣電容(^-2的剩余電容;對于最低位待 調(diào)整采樣電容Cm，其補償電容為Ccm~2Cm-i_Cm，待調(diào)整采樣電容Cm+i的補償電容Ccm+i~2Cm-i+ Cm+Ccm-Cm+i-Ctmo3. 如權(quán)利要求1或2所述的模數(shù)轉(zhuǎn)換器，其特征在于，采樣電容Ci的調(diào)整電容陣列包括k 個并聯(lián)的調(diào)整電容Ca，每一調(diào)整電容Ca的上極板均與該采樣電容上極板公共端連接;每一 調(diào)整電容Ca的下極板分別與由一組互補信號控制的兩個開關(guān)連接;其中，與采樣電容(^下 極板連接的調(diào)整電容Ca構(gòu)成所述補償電容，與采樣電容(^ +1下極板連接的調(diào)整電容Ca構(gòu)成 所述剩余電容。4. 如權(quán)利要求1所述的模數(shù)轉(zhuǎn)換器，其特征在于，待調(diào)整的采樣電容為從采樣電容Cm到 最高位采樣電容Cn的連續(xù)多個采樣電容。
【文檔編號】H03M1/10GK105933004SQ201610239462
【公開日】2016年9月7日
【申請日】2016年4月15日
【發(fā)明人】曹童, 曹一童, 魯文高, 陳中建, 張雅聰
【申請人】北京大學(xué)（天津濱海）新代信息技術(shù)研究院, 北京大學(xué)（天津濱海）新一代信息技術(shù)研究院