逐次逼近型模數(shù)轉(zhuǎn)換器校準電路的制作方法
【專利摘要】本發(fā)明公開了一種逐次逼近型模數(shù)轉(zhuǎn)換器校準電路，校準電路由校準數(shù)模轉(zhuǎn)換器、補償電容、比較器和數(shù)字邏輯電路組成；校準電路用于在模數(shù)轉(zhuǎn)換中對比較器的失調(diào)和主數(shù)模轉(zhuǎn)換器的對應位電容的失配進行校準，模數(shù)轉(zhuǎn)換中對應位轉(zhuǎn)換時校準數(shù)模轉(zhuǎn)換器所對應的控制碼為比較器的失調(diào)的校準碼、轉(zhuǎn)換位電容的失配的校準碼和轉(zhuǎn)換位電容的權(quán)重基準電壓的和加上轉(zhuǎn)換位之前各位位數(shù)據(jù)的值和對應位電容的失配的校準碼的積的疊加再加上轉(zhuǎn)換位之前各位位數(shù)據(jù)的值和對應位電容的權(quán)重基準電壓的積的疊加。本發(fā)明能消除轉(zhuǎn)換過程中比較器的失調(diào)以及各位電容特別是高6位電容的失配所帶來的影響，從而能提高模數(shù)轉(zhuǎn)換精度。
【專利說明】
逐次逼近型模數(shù)轉(zhuǎn)換器校準電路
技術(shù)領(lǐng)域
[0001] 本發(fā)明涉及半導體集成電路領(lǐng)域，特別是涉及一種逐次逼近型模數(shù)轉(zhuǎn)換器 (Successive Approximation Register ADC，SAR ADC)校準電路。
【背景技術(shù)】
[0002] 逐次逼近模數(shù)轉(zhuǎn)換器被廣泛應用于醫(yī)療設(shè)備、高速數(shù)據(jù)采集系統(tǒng)、數(shù)字信號處理、 頻譜分析、工業(yè)設(shè)備、通訊和發(fā)動機等領(lǐng)域。
[0003] 器件在工藝制造過程中的誤差及其寄生效應，限制了SAR ADC精度的提高。為了進 一步提高精度，就需要對其進行校準。

【發(fā)明內(nèi)容】

[0004] 本發(fā)明所要解決的技術(shù)問題是提供一種逐次逼近型模數(shù)轉(zhuǎn)換器校準電路，能提高 轉(zhuǎn)換精度。
[0005] 為解決上述技術(shù)問題，本發(fā)明提供的逐次逼近型模數(shù)轉(zhuǎn)換器校準電路的逐次逼近 型模數(shù)轉(zhuǎn)換器包括主數(shù)模轉(zhuǎn)換器，校準數(shù)模轉(zhuǎn)換器，補償電容，比較器，數(shù)字邏輯電路。
[0006] 所述主數(shù)模轉(zhuǎn)換器為由二進制加權(quán)電容陣列組成的電荷縮放型數(shù)模轉(zhuǎn)換器。
[0007] 所述校準數(shù)模轉(zhuǎn)換器由電阻串組成的電壓縮放型數(shù)模轉(zhuǎn)換器。
[0008] 所述主數(shù)模轉(zhuǎn)換器的輸出端連接到所述比較器的第一輸入端，所述主數(shù)模轉(zhuǎn)換器 的輸入端通過開關(guān)陣列連接輸入電壓、參考電壓和地之中的一個。
[0009] 所述補償電容的第一端連接到所述比較器的第一輸入端，所述補償電容的第二端 通過開關(guān)連接輸入電壓、地和所述校準數(shù)模轉(zhuǎn)換器的輸出端之中的一個。
[0010]所述主數(shù)模轉(zhuǎn)換器的輸出端通過第一開關(guān)連接到共模電平，所述比較器的第二輸 入端通過第二開關(guān)連接到共模電平。
[0011] 所述比較器的輸出端連接到所述數(shù)字邏輯電路，所述數(shù)字邏輯電路的輸出端連接 到所述校準數(shù)模轉(zhuǎn)換器。
[0012] 所述數(shù)字邏輯電路通過開關(guān)陣列對所述主數(shù)模轉(zhuǎn)換器進行控制實現(xiàn)模數(shù)轉(zhuǎn)換并 通過所述比較器輸出每位轉(zhuǎn)換的位數(shù)據(jù)。
[0013] 校準電路由所述校準數(shù)模轉(zhuǎn)換器、所述補償電容、所述比較器和所述數(shù)字邏輯電 路組成;所述校準電路用于在模數(shù)轉(zhuǎn)換中對所述比較器的失調(diào)和所述主數(shù)模轉(zhuǎn)換器的對應 位電容的失配進行校準，對所述比較器的失調(diào)和所述主數(shù)模轉(zhuǎn)換器的對應的位電容的失配 進行校準的校準碼存儲在存儲器中。
[0014] 模數(shù)轉(zhuǎn)換中對應位轉(zhuǎn)換時所述校準數(shù)模轉(zhuǎn)換器所對應的控制碼為所述比較器的 失調(diào)的校準碼、轉(zhuǎn)換位電容的失配的校準碼和轉(zhuǎn)換位電容的權(quán)重基準電壓的和加上轉(zhuǎn)換位 之前各位位數(shù)據(jù)的值和對應位電容的失配的校準碼的積的疊加再加上轉(zhuǎn)換位之前各位位 數(shù)據(jù)的值和對應位電容的權(quán)重基準電壓的積的疊加。
[0015] 所述數(shù)字邏輯電路通過輸出所述控制碼到所述校準數(shù)模轉(zhuǎn)換器中使所述校準數(shù) 模轉(zhuǎn)換器輸出校準所需的電壓值。
[0016] 進一步的改進是，所述校準電路對高6位電容的失配進行校準，第7位以下各位電 容對應的位數(shù)據(jù)轉(zhuǎn)換時的控制碼采用第6位電容的位數(shù)據(jù)轉(zhuǎn)換時的控制碼。
[0017] 進一步的改進是，所述主數(shù)模轉(zhuǎn)換器由一段二進制加權(quán)電容陣列組成或者由多段 二進制加權(quán)電容陣列橋接而成。
[0018] 進一步的改進是，所述比較器的失調(diào)的校準碼通過對逐次逼近型模數(shù)轉(zhuǎn)換器校準 電路進行校準得到，校準步驟為：
[0019] 步驟101、所述主數(shù)模轉(zhuǎn)換器的輸出端和所述補償電容的第一端都連接所述共模 電平，所述主數(shù)模轉(zhuǎn)換器的輸入端接地，所述補償電容的第二端連接所述校準數(shù)模轉(zhuǎn)換器 的輸出端，所述校準數(shù)模轉(zhuǎn)換器的輸出端輸出參考電壓的一半，所述校準數(shù)模轉(zhuǎn)換器的輸 出端輸出的最大值為參考電壓。
[0020] 步驟102、檢測所述比較器的輸出值并記錄下輸出值。
[0021]步驟103、將所述主數(shù)模轉(zhuǎn)換器的輸出端和所述補償電容的第一端都懸空，所述主 數(shù)模轉(zhuǎn)換器的輸入端接地，所述比較器的第二輸入端連接到共模電平。
[0022] 步驟104、根據(jù)所述比較器的輸出值將所述校準數(shù)模轉(zhuǎn)換器的輸出值從參考電壓 的一半向參考電壓方向或者從參考電壓的一半向0V方向掃描，直至所述比較器的輸出值發(fā) 生翻轉(zhuǎn)，從而得到所述比較器的失調(diào)的校準碼。
[0023] 進一步的改進是，所述比較器的失調(diào)的校準碼為
；其中Ctotol表 示所述主數(shù)模轉(zhuǎn)換器的二進制加權(quán)電容陣列的總電容值，Cc表示所述補償電容的電容值， Vos表示所述比較器的失調(diào)值。
[0024] 進一步的改進是，所述主數(shù)模轉(zhuǎn)換器的位電容失配的校準碼通過對逐次逼近型模 數(shù)轉(zhuǎn)換器校準電路進行校準得到，校準步驟為：
[0025]步驟201、所述主數(shù)模轉(zhuǎn)換器的輸出端和所述補償電容的第一端都連接所述共模 電平，所述主數(shù)模轉(zhuǎn)換器的輸入端和所述補償電容的第二端都連接輸入電壓，該輸入電壓 大小取為被校準位電容的權(quán)重基準電壓。
[0026]步驟202、將所述主數(shù)模轉(zhuǎn)換器的輸出端和所述補償電容的第一端都懸空，所述主 數(shù)模轉(zhuǎn)換器的二進制加權(quán)電容陣列中的被校準位電容的輸入端接參考電壓，所述主數(shù)模轉(zhuǎn) 換器的二進制加權(quán)電容陣列中被校準位電容之外的電容的輸入端都接地，所述比較器的第 二輸入端連接到共模電平;所述補償電容的第二端連接所述校準數(shù)模轉(zhuǎn)換器的輸出端，所 述校準數(shù)模轉(zhuǎn)換器的輸出端輸出所述比較器的失調(diào)的校準碼和所述被校準位電容的權(quán)重 基準電壓的和。
[0027]步驟203、根據(jù)所述比較器的輸出值將所述校準數(shù)模轉(zhuǎn)換器的輸出值從當前值向 參考電壓方向或者從當前值向0V方向掃描，直至所述比較器的輸出值發(fā)生翻轉(zhuǎn)，從而得到 所述主數(shù)模轉(zhuǎn)換器的位電容失配的校準碼。
[0028] 進一步的改進是，所述主數(shù)模轉(zhuǎn)換器的位電容失配的校準碼為
表示參考電壓，Cc表示所述補償電容的電容值，A Ci表示對應位電容的電容偏差值。
[0029] 進一步的改進是，所述逐次逼近型模數(shù)轉(zhuǎn)換器的模數(shù)轉(zhuǎn)換包括如下步驟：
[0030] 步驟一、進行采樣過程，所述主數(shù)模轉(zhuǎn)換器的輸出端和所述補償電容的第一端都 連接所述共模電平，所述主數(shù)模轉(zhuǎn)換器的輸入端和所述補償電容的第二端都連接輸入電 壓。
[0031] 步驟二、進行轉(zhuǎn)換過程，轉(zhuǎn)換過程中所述輸入電壓從MSB到LSB逐次與對應位電容 的權(quán)重基準電壓進行比較，比較過程中，所述校準數(shù)模轉(zhuǎn)換器根據(jù)所對應的控制碼實現(xiàn)對 所述比較器的失調(diào)和對應位電容的失配的校準。
[0032] 進一步的改進是，步驟二中所述輸入電壓與對應位電容的權(quán)重基準電壓進行比較 包括步驟：
[0033] 步驟21、將所述主數(shù)模轉(zhuǎn)換器的輸出端和所述補償電容的第一端都懸空。
[0034] 步驟22、將所述主數(shù)模轉(zhuǎn)換器的二進制加權(quán)電容陣列中的轉(zhuǎn)換位電容的輸入端接 參考電壓。
[0035] 位數(shù)低于所述轉(zhuǎn)換位電容的各位電容的輸入端接地。
[0036] 位數(shù)高于所述轉(zhuǎn)換位電容的各位電容的輸入端按照已經(jīng)獲得的轉(zhuǎn)換值進行設(shè)置， 如果已經(jīng)獲得的轉(zhuǎn)換值為1則對應位電容的輸入端接參考電壓，如果已經(jīng)獲得的轉(zhuǎn)換值為0 則對應位電容的輸入端接參考電壓的輸入端接地。
[0037]所述比較器的第二輸入端連接到共模電平。
[0038] 所述補償電容的第二端連接所述校準數(shù)模轉(zhuǎn)換器的輸出端，所述校準數(shù)模轉(zhuǎn)換器 的輸出端輸出按照所對應的所述控制碼輸出。
[0039] 步驟23、所述比較器對所述輸入電壓與對應位電容的權(quán)重基準電壓進行比較并輸 出比較結(jié)果從而獲得對應位電容的轉(zhuǎn)換值。
[0040] 本發(fā)明采用由電阻串組成的電壓縮放型數(shù)模轉(zhuǎn)換器作為校準數(shù)模轉(zhuǎn)換器，以保證 其單調(diào)性，采用校準數(shù)模轉(zhuǎn)換器、補償電容、比較器和數(shù)字邏輯電路一起組成校準電路，能 夠?qū)Ρ容^器的失調(diào)以及各位電容特別是高6位電容的失配進行很好的校準，從而能消除轉(zhuǎn) 換過程中比較器的失調(diào)以及各位電容特別是高6位電容的失配所帶來的影響，從而能提高 模數(shù)轉(zhuǎn)換精度。
【附圖說明】
[0041] 下面結(jié)合附圖和【具體實施方式】對本發(fā)明作進一步詳細的說明：
[0042] 圖1是本發(fā)明實施例帶校準電路的逐次逼近型模數(shù)轉(zhuǎn)換器的結(jié)構(gòu)圖；
[0043] 圖2是本發(fā)明實施例逐次逼近型模數(shù)轉(zhuǎn)換器的狀態(tài)圖。
【具體實施方式】
[0044] 如圖1所示，本發(fā)明實施例中，逐次逼近型模數(shù)轉(zhuǎn)換器包括主數(shù)模轉(zhuǎn)換器1，校準數(shù) 模轉(zhuǎn)換器2，補償電容Cc，比較器3，數(shù)字邏輯電路4。
[0045] 所述主數(shù)模轉(zhuǎn)換器1為由二進制加權(quán)電容陣列101組成的電荷縮放型數(shù)模轉(zhuǎn)換器。
[0046] 所述校準數(shù)模轉(zhuǎn)換器2由電阻串組成的電壓縮放型數(shù)模轉(zhuǎn)換器。
[0047] 所述主數(shù)模轉(zhuǎn)換器1的輸出端連接到所述比較器3的第一輸入端，所述主數(shù)模轉(zhuǎn)換 器1的輸入端通過開關(guān)陣列102連接輸入電壓Vin、參考電壓Vref和地Vgnd之中的一個。圖1 所示的本發(fā)明實施例中，所述主數(shù)模轉(zhuǎn)換器1由一段二進制加權(quán)電容陣列101組成;二進制 加權(quán)電容陣列101中包括多個位電容和一個調(diào)節(jié)電容;第一位電容的電容值為單位電容即 c;第n位電容的電容值為2n4c;調(diào)節(jié)電容的電容值也為C;由圖1可知，各位電容和調(diào)節(jié)電容 C0的上極板連接在一起組成輸出端;各位電容和調(diào)節(jié)電容C0的下極板為輸入端。在其它實 施例中，也能為:所述主數(shù)模轉(zhuǎn)換器1由多段二進制加權(quán)電容陣列101橋接而成;相同段的二 進制加權(quán)電容陣列101的電容的上極板連接在一起，相鄰段二進制加權(quán)電容陣列101的電容 的上極板之間通過耦合電容連接在一起，最高位電容對應的二進制加權(quán)電容陣列101的電 容段的各電容的上極板作為所述主數(shù)模轉(zhuǎn)換器1的輸出端;各段的二進制加權(quán)電容陣列101 的電容的下極板作為所述主數(shù)模轉(zhuǎn)換器1的輸入端。
[0048] 所述補償電容Cc的第一端連接到所述比較器3的第一輸入端，所述補償電容Cc的 第二端通過開關(guān)103連接輸入電壓Vin、地Vgnd和所述校準數(shù)模轉(zhuǎn)換器2的輸出端的輸出電 壓Vdac之中的一個。
[0049] 所述主數(shù)模轉(zhuǎn)換器1的輸出端通過第一開關(guān)104連接到共模電平Vcm，所述比較器3 的第二輸入端通過第二開關(guān)連接到共模電平Vcm。
[0050] 所述比較器3的輸出端連接到所述數(shù)字邏輯電路4,所述數(shù)字邏輯電路4的輸出端 連接到所述校準數(shù)模轉(zhuǎn)換器2。
[0051] 所述數(shù)字邏輯電路4通過開關(guān)陣列102對所述主數(shù)模轉(zhuǎn)換器1進行控制實現(xiàn)模數(shù)轉(zhuǎn) 換并通過所述比較器3輸出每位轉(zhuǎn)換的位數(shù)據(jù)；
[0052]校準電路由所述校準數(shù)模轉(zhuǎn)換器2、所述補償電容Cc、所述比較器3和所述數(shù)字邏 輯電路4組成;所述校準電路用于在模數(shù)轉(zhuǎn)換中對所述比較器3的失調(diào)和所述主數(shù)模轉(zhuǎn)換器 1的對應位電容的失配進行校準，對所述比較器3的失調(diào)和所述主數(shù)模轉(zhuǎn)換器1的對應的位 電容的失配進行校準的校準碼存儲在存儲器中。
[0053] 模數(shù)轉(zhuǎn)換中對應位轉(zhuǎn)換時所述校準數(shù)模轉(zhuǎn)換器2所對應的控制碼為所述比較器3 的失調(diào)的校準碼、轉(zhuǎn)換位電容的失配的校準碼和轉(zhuǎn)換位電容的權(quán)重基準電壓的和加上轉(zhuǎn)換 位之前各位位數(shù)據(jù)的值和對應位電容的失配的校準碼的積的疊加再加上轉(zhuǎn)換位之前各位 位數(shù)據(jù)的值和對應位電容的權(quán)重基準電壓的積的疊加。
[0054] 所述數(shù)字邏輯電路4通過輸出所述控制碼到所述校準數(shù)模轉(zhuǎn)換器2中使所述校準 數(shù)模轉(zhuǎn)換器2輸出校準所需的電壓值。
[0055] 較佳為，所述校準電路對高6位電容的失配進行校準，第7位以下各位電容對應的 位數(shù)據(jù)轉(zhuǎn)換時的控制碼采用第6位電容的位數(shù)據(jù)轉(zhuǎn)換時的控制碼。也即本發(fā)明實施例僅對 高6位電容的失配進行校準就能得到較高的模數(shù)轉(zhuǎn)換精度，較低位數(shù)的電容的失配對模數(shù) 轉(zhuǎn)換的精度不容易造成影響，故可以忽略。
[0056]如圖2所示，是本發(fā)明實施例逐次逼近型模數(shù)轉(zhuǎn)換器的狀態(tài)圖，SAR ADC復位 (reset)后進行可工作狀態(tài)（idle)，系統(tǒng)如所述數(shù)字邏輯電路4發(fā)指令Cal，先進行失調(diào) (offset)校準，完成后系統(tǒng)給出信號 〇ffSet_d〇ne表示失調(diào)校準完成，然后進行電容失配 (mismatch)校準，完成后系統(tǒng)給出信號Cal_done，即完成所有校準動作，SAR ADC處于待命 狀態(tài)，等待啟動信號conv_start來到后進行模數(shù)轉(zhuǎn)換(Conversion)，轉(zhuǎn)換完成后，系統(tǒng)給出 Conv_done回到待命狀態(tài)。
[0057]由圖2所示可知，校準過程包括兩步，首先為對所述比較器3的失調(diào)進行校準，接著 再對電容失配進行校準;本發(fā)明實施例中所述比較器3的失調(diào)的校準碼通過對逐次逼近型 模數(shù)轉(zhuǎn)換器校準電路進行校準得到，校準步驟為：
[0058] 步驟101、所述主數(shù)模轉(zhuǎn)換器1的輸出端和所述補償電容Cc的第一端都連接所述共 模電平Vcm，所述主數(shù)模轉(zhuǎn)換器1的輸入端接地Vgnd，所述補償電容Cc的第二端連接所述校 準數(shù)模轉(zhuǎn)換器2的輸出端，所述校準數(shù)模轉(zhuǎn)換器2的輸出端輸出參考電壓Vref的一半，所述 校準數(shù)模轉(zhuǎn)換器2的輸出端輸出的最大值為參考電壓Vref。在本發(fā)明實施例中，如果所述校 準數(shù)模轉(zhuǎn)換器2有8bit，存儲在寄存器內(nèi)，則將所述校準數(shù)模轉(zhuǎn)換器2的trimming bit Deal 〈7:0>為10000000即將所述校準數(shù)模轉(zhuǎn)換器2的數(shù)字控制碼Dcal〈7:0>設(shè)置為10000000,則 可以得到所述校準數(shù)模轉(zhuǎn)換器2的輸出電壓Vdac為Vref/2即參考電壓Vref的一半。
[0059] 步驟102、檢測所述比較器3的輸出值并記錄下輸出值。
[0060] 步驟103、將所述主數(shù)模轉(zhuǎn)換器1的輸出端和所述補償電容Cc的第一端都懸空，所 述主數(shù)模轉(zhuǎn)換器1的輸入端接地Vgnd，所述比較器3的第二輸入端連接到共模電平Vcm。
[0061] 步驟104、根據(jù)所述比較器3的輸出值將所述校準數(shù)模轉(zhuǎn)換器2的輸出值從參考電 壓Vref的一半向參考電壓Vref方向或者從參考電壓Vref的一半向0V方向掃描，直至所述比 較器3的輸出值發(fā)生翻轉(zhuǎn)，從而得到所述比較器3的失調(diào)的校準碼。本發(fā)明實施例中，參考電 壓Vref對應的數(shù)字控制碼Dcal〈7: 0>為111 111 11，而0V即地Vgnd對應的數(shù)字控制碼Dcal〈7: 0>為00000000。
[0062] 本發(fā)明實施例中，若比較器3的輸出大于0,貝ijtrimming bit向Vref (1111，1111)的 方向掃描;若比較器的輸出小于〇，貝1Jtrimming bit向Vgnd(0000，0000)的方向掃描;每個時 鐘信號Clock的周期內(nèi)，trimming bit逐次加 1或者逐次減1，同時，檢測比較器3的輸出；當 比較器的輸出電壓翻轉(zhuǎn)時（由高變低或者由低變高），記錄下此時所述校準數(shù)模轉(zhuǎn)換器2的 誤差編碼Data_0S即所述比較器3的失調(diào)的校準碼為
[0063]其中Ctotol表示所述主數(shù)模轉(zhuǎn)換器1的二進制加權(quán)電容陣列101的總電容值，Cc表 示所述補償電容Cc的電容值，Vos表示所述比較器3的失調(diào)值。將所述比較器3的失調(diào)的校準 碼存在所述校準數(shù)模轉(zhuǎn)換器2的寄存器內(nèi)
為電壓信號，存在寄存器內(nèi)的為 得到該電壓信號所需要的數(shù)字控制信號。
[0064]本發(fā)明實施例中，所述主數(shù)模轉(zhuǎn)換器1的位電容失配的校準碼通過對逐次逼近型 模數(shù)轉(zhuǎn)換器校準電路進行校準得到，校準步驟為：
[0065]步驟201、所述主數(shù)模轉(zhuǎn)換器1的輸出端和所述補償電容Cc的第一端都連接所述共 模電平Vcm，所述主數(shù)模轉(zhuǎn)換器1的輸入端和所述補償電容Cc的第二端都連接輸入電壓Vin， 該輸入電壓Vin大小取為被校準位電容的權(quán)重基準電壓。本發(fā)明實施例中，最高位電容的權(quán) 重基準電壓為參考電壓Vref的一半即Vref/2,之后每降低一位相應的權(quán)重基準電壓為縮小 一半，即相鄰兩位中低一位的權(quán)重基準電壓為對應高一位的權(quán)重基準電壓的一半。
[0066]步驟202、將所述主數(shù)模轉(zhuǎn)換器1的輸出端和所述補償電容Cc的第一端都懸空，所 述主數(shù)模轉(zhuǎn)換器1的二進制加權(quán)電容陣列101中的被校準位電容的輸入端接參考電壓Vref， 所述主數(shù)模轉(zhuǎn)換器1的二進制加權(quán)電容陣列101中被校準位電容之外的電容的輸入端都接 地Vgnd，所述比較器3的第二輸入端連接到共模電平Vcm;所述補償電容Cc的第二端連接所 述校準數(shù)模轉(zhuǎn)換器2的輸出端，所述校準數(shù)模轉(zhuǎn)換器2的輸出端輸出所述比較器3的失調(diào)的 校準碼和所述被校準位電容的權(quán)重基準電壓的和。
[0067]步驟203、根據(jù)所述比較器3的輸出值將所述校準數(shù)模轉(zhuǎn)換器2的輸出值從當前值 向參考電壓Vref方向或者從當前值向0V方向掃描，直至所述比較器3的輸出值發(fā)生翻轉(zhuǎn)，從 而得到所述主數(shù)模轉(zhuǎn)換器1的位電容失配的校準碼。和步驟104-樣，通過設(shè)置數(shù)字控制碼 Dcal〈7 :0>的值即trimming bit逐次加1或者逐次減1來實現(xiàn)對所述校準數(shù)模轉(zhuǎn)換器2的輸 出值逐漸改變，最后得到所述主數(shù)模轉(zhuǎn)換器1的位電容失配的誤差編碼Data_CAP即所述主 數(shù)模轉(zhuǎn)換器1的位電容失配的校準碼，其值為
ChVref表示參考電壓Vref，Cc表示 所述補償電容Cc的電容值，A Ci表示對應位電容的電容偏差值。
[0068] 本發(fā)明實施例中，假設(shè)ADC為12bit，對高6位電容C1~C6的失配(mismatch)進行校 準，其中C1表示最高位電容，C2表示次高位，依次類推，此處電容編號的增加值和位數(shù)降低 值正好對應;Main DAC即所述主數(shù)模轉(zhuǎn)換器1的整體電容為Ctotal，為完全二進制加權(quán)的電 荷縮放DAC組成，分別為C1~Cl 1，理想的MSB的電容應為Ctotal/2，但實際當中由于工藝偏 差，令MSB到LSB的電容偏差分別為A C1~A C11;則MSB的電容為(Ctotal/2+ A C1)，那么，在 Main DAC中余下的電容總和為(Ctotal/2- A C1)。完成mismatch calibration即電容失配 的校準，可以得到高6位每個電容的mismatch的誤差編碼
[0069] 本發(fā)明實施例中，所述逐次逼近型模數(shù)轉(zhuǎn)換器的模數(shù)轉(zhuǎn)換包括如下步驟：
[0070] 步驟一、進行采樣過程，所述主數(shù)模轉(zhuǎn)換器1的輸出端和所述補償電容Cc的第一端 都連接所述共模電平Vcm，所述主數(shù)模轉(zhuǎn)換器1的輸入端和所述補償電容Cc的第二端都連接 輸入電壓Vin。
[0071]步驟二、進行轉(zhuǎn)換過程，轉(zhuǎn)換過程中所述輸入電壓Vin從MSB到LSB逐次與對應位電 容的權(quán)重基準電壓進行比較，比較過程中，所述校準數(shù)模轉(zhuǎn)換器2根據(jù)所對應的控制碼實現(xiàn) 對所述比較器3的失調(diào)和對應位電容的失配的校準。
[0072] 步驟二中所述輸入電壓Vin與對應位電容的權(quán)重基準電壓進行比較包括步驟：
[0073] 步驟21、將所述主數(shù)模轉(zhuǎn)換器1的輸出端和所述補償電容Cc的第一端都懸空。
[0074] 步驟22、將所述主數(shù)模轉(zhuǎn)換器1的二進制加權(quán)電容陣列101中的轉(zhuǎn)換位電容的輸入 端接參考電壓Vref。
[0075] 位數(shù)低于所述轉(zhuǎn)換位電容的各位電容的輸入端接地Vgnd。
[0076] 位數(shù)高于所述轉(zhuǎn)換位電容的各位電容的輸入端按照已經(jīng)獲得的轉(zhuǎn)換值進行設(shè)置， 如果已經(jīng)獲得的轉(zhuǎn)換值為1則對應位電容的輸入端接參考電壓Vref，如果已經(jīng)獲得的轉(zhuǎn)換 值為〇則對應位電容的輸入端接參考電壓Vref的輸入端接地Vgnd。
[0077]所述比較器3的第二輸入端連接到共模電平Vcm。
[0078]所述補償電容Cc的第二端連接所述校準數(shù)模轉(zhuǎn)換器2的輸出端，所述校準數(shù)模轉(zhuǎn) 換器2的輸出端輸出按照所對應的所述控制碼輸出；即：
[0080]步驟23、所述比較器3對所述輸入電壓Vin與對應位電容的權(quán)重基準電壓進行比較 并輸出比較結(jié)果從而獲得對應位電容的轉(zhuǎn)換值。
[0081 ]對于上述轉(zhuǎn)換步驟，現(xiàn)舉例說明如下:本發(fā)明實施例中，當ADC轉(zhuǎn)換時，首先進入采 樣過程，MAIN DAC所有電容的上極板與VCM連接，下極板與Vin連接，補償電容的上極板與 VCM連接，下極板與Vin連接。然后進入轉(zhuǎn)換過程，對于逐次逼近的SAR ADC，對于N bit ADC， 輸入電壓Vin從MSB到LSB逐次與基準電壓進行比較，其中MSB和最高位電容Cl對應，LSB和最 低位電容C11對應。對于MSB的比較，Main DAC中MSB電容的下極板接Vref; Main DAC中其余 電容的下極板接Vgnd，得到基準電壓為Vref/2,若比較器結(jié)果>0,那么，MSB=1，Vin>Vref/ 2 ;若比較器結(jié)果〈0，那么，1^8 = 0，￥丨11〈￥代〇2;因此，所有1^111〇4(：的電容上極板懸空， Main DAC中MSB電容的下極板接Vref;Main DAC中其余電容的下極板接Vgnd;補償電容上極 板懸空，下極板接Calibration DAC即所述校準數(shù)模轉(zhuǎn)換器2。Calibration DAC的control bit為原先做校準時存儲在寄存器中的誤差編碼Vdata_OS、Vdata_CAP和權(quán)重電壓之和，即：
[0083]同時，檢測比較器Comparator的輸出，并記錄下比較器的輸出（以此判斷MSB = 1或 MSB = 0)〇
[0084] 完成MSB的比較，然后進入對MSB-1的比較，基準電壓為Vref/4，但同時需考慮MSB 的影響：
[0085] 若|^8=1，那么基準電壓為￥代以2+￥代以4。]\&1111〇4(：中]\^8電容和]\^8-1電容的下 極板接Vref;Main DAC中其余電容的下極板接Vgnd，補償電容上極板懸空，下極板接 Calibration DACXalibration DAC的control bit即控制碼為：
[0087] 若MSB = 0,那么基準電壓為Vref/4;Main DAC中MSB-1電容的下極板接Vref ;Main DAC中其余電容的下極板接Vgnd，補償電容上極板懸空，下極板接Ca 1 ibrat ion DAC。 Calibration DAC的control bit為：
[0089]即除了MSB轉(zhuǎn)換以外，其余每次轉(zhuǎn)換時校準DAC的輸出值依賴于上一位轉(zhuǎn)換時比較 器的輸出結(jié)果。
[0090] 假設(shè)對高6位電容C1~C6的mismatch進行校準，依次得到的比較器輸出結(jié)果為D〈 1:6>，則可以得到校準DAC的輸出值為：
[0092]這樣就基本消除了比較器失調(diào)和高6位電容失配所帶來的影響，提高了 ADC的精 度。
[0093]以上通過具體實施例對本發(fā)明進行了詳細的說明，但這些并非構(gòu)成對本發(fā)明的限 制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進，這些也應 視為本發(fā)明的保護范圍。
【主權(quán)項】
1. 一種逐次逼近型模數(shù)轉(zhuǎn)換器校準電路，其特征在于：逐次逼近型模數(shù)轉(zhuǎn)換器包括主 數(shù)模轉(zhuǎn)換器，校準數(shù)模轉(zhuǎn)換器，補償電容，比較器，數(shù)字邏輯電路； 所述主數(shù)模轉(zhuǎn)換器為由二進制加權(quán)電容陣列組成的電荷縮放型數(shù)模轉(zhuǎn)換器； 所述校準數(shù)模轉(zhuǎn)換器由電阻串組成的電壓縮放型數(shù)模轉(zhuǎn)換器； 所述主數(shù)模轉(zhuǎn)換器的輸出端連接到所述比較器的第一輸入端，所述主數(shù)模轉(zhuǎn)換器的輸 入端通過開關(guān)陣列連接輸入電壓、參考電壓和地之中的一個； 所述補償電容的第一端連接到所述比較器的第一輸入端，所述補償電容的第二端通過 開關(guān)連接輸入電壓、地和所述校準數(shù)模轉(zhuǎn)換器的輸出端之中的一個； 所述主數(shù)模轉(zhuǎn)換器的輸出端通過第一開關(guān)連接到共模電平，所述比較器的第二輸入端 通過第二開關(guān)連接到共模電平； 所述比較器的輸出端連接到所述數(shù)字邏輯電路，所述數(shù)字邏輯電路的輸出端連接到所 述校準數(shù)模轉(zhuǎn)換器； 所述數(shù)字邏輯電路通過開關(guān)陣列對所述主數(shù)模轉(zhuǎn)換器進行控制實現(xiàn)模數(shù)轉(zhuǎn)換并通過 所述比較器輸出每位轉(zhuǎn)換的位數(shù)據(jù)； 校準電路由所述校準數(shù)模轉(zhuǎn)換器、所述補償電容、所述比較器和所述數(shù)字邏輯電路組 成;所述校準電路用于在模數(shù)轉(zhuǎn)換中對所述比較器的失調(diào)和所述主數(shù)模轉(zhuǎn)換器的對應位電 容的失配進行校準，對所述比較器的失調(diào)和所述主數(shù)模轉(zhuǎn)換器的對應的位電容的失配進行 校準的校準碼存儲在存儲器中； 模數(shù)轉(zhuǎn)換中對應位轉(zhuǎn)換時所述校準數(shù)模轉(zhuǎn)換器所對應的控制碼為所述比較器的失調(diào) 的校準碼、轉(zhuǎn)換位電容的失配的校準碼和轉(zhuǎn)換位電容的權(quán)重基準電壓的和加上轉(zhuǎn)換位之前 各位位數(shù)據(jù)的值和對應位電容的失配的校準碼的積的疊加再加上轉(zhuǎn)換位之前各位位數(shù)據(jù) 的值和對應位電容的權(quán)重基準電壓的積的疊加； 所述數(shù)字邏輯電路通過輸出所述控制碼到所述校準數(shù)模轉(zhuǎn)換器中使所述校準數(shù)模轉(zhuǎn) 換器輸出校準所需的電壓值。2. 如權(quán)利要求1所述的逐次逼近型模數(shù)轉(zhuǎn)換器校準電路，其特征在于:所述校準電路對 高6位電容的失配進行校準，第7位以下各位電容對應的位數(shù)據(jù)轉(zhuǎn)換時的控制碼采用第6位 電容的位數(shù)據(jù)轉(zhuǎn)換時的控制碼。3. 如權(quán)利要求1所述的逐次逼近型模數(shù)轉(zhuǎn)換器校準電路，其特征在于:所述主數(shù)模轉(zhuǎn)換 器由一段二進制加權(quán)電容陣列組成或者由多段二進制加權(quán)電容陣列橋接而成。4. 如權(quán)利要求1所述的逐次逼近型模數(shù)轉(zhuǎn)換器校準電路，其特征在于:所述比較器的失 調(diào)的校準碼通過對逐次逼近型模數(shù)轉(zhuǎn)換器校準電路進行校準得到，校準步驟為： 步驟101、所述主數(shù)模轉(zhuǎn)換器的輸出端和所述補償電容的第一端都連接所述共模電平， 所述主數(shù)模轉(zhuǎn)換器的輸入端接地，所述補償電容的第二端連接所述校準數(shù)模轉(zhuǎn)換器的輸出 端，所述校準數(shù)模轉(zhuǎn)換器的輸出端輸出參考電壓的一半，所述校準數(shù)模轉(zhuǎn)換器的輸出端輸 出的最大值為參考電壓； 步驟102、檢測所述比較器的輸出值并記錄下輸出值； 步驟103、將所述主數(shù)模轉(zhuǎn)換器的輸出端和所述補償電容的第一端都懸空，所述主數(shù)模 轉(zhuǎn)換器的輸入端接地，所述比較器的第二輸入端連接到共模電平； 步驟104、根據(jù)所述比較器的輸出值將所述校準數(shù)模轉(zhuǎn)換器的輸出值從參考電壓的一 半向參考電壓方向或者從參考電壓的一半向ον方向掃描，直至所述比較器的輸出值發(fā)生翻 轉(zhuǎn)，從而得到所述比較器的失調(diào)的校準碼。5. 如權(quán)利要求1或4所述的逐次逼近型模數(shù)轉(zhuǎn)換器校準電路，其特征在于:所述比較器 的失調(diào)的校準碼為:-a°， +(：e X Vos； LC 其中Ctotol表示所述主數(shù)模轉(zhuǎn)換器的二進制加權(quán)電容陣列的總電容值，Cc表示所述補 償電容的電容值，Vos表示所述比較器的失調(diào)值。6. 如權(quán)利要求4所述的逐次逼近型模數(shù)轉(zhuǎn)換器校準電路，其特征在于:所述主數(shù)模轉(zhuǎn)換 器的位電容失配的校準碼通過對逐次逼近型模數(shù)轉(zhuǎn)換器校準電路進行校準得到，校準步驟 為： 步驟201、所述主數(shù)模轉(zhuǎn)換器的輸出端和所述補償電容的第一端都連接所述共模電平， 所述主數(shù)模轉(zhuǎn)換器的輸入端和所述補償電容的第二端都連接輸入電壓，該輸入電壓大小取 為被校準位電容的權(quán)重基準電壓； 步驟202、將所述主數(shù)模轉(zhuǎn)換器的輸出端和所述補償電容的第一端都懸空，所述主數(shù)模 轉(zhuǎn)換器的二進制加權(quán)電容陣列中的被校準位電容的輸入端接參考電壓，所述主數(shù)模轉(zhuǎn)換器 的二進制加權(quán)電容陣列中被校準位電容之外的電容的輸入端都接地，所述比較器的第二輸 入端連接到共模電平;所述補償電容的第二端連接所述校準數(shù)模轉(zhuǎn)換器的輸出端，所述校 準數(shù)模轉(zhuǎn)換器的輸出端輸出所述比較器的失調(diào)的校準碼和所述被校準位電容的權(quán)重基準 電壓的和； 步驟203、根據(jù)所述比較器的輸出值將所述校準數(shù)模轉(zhuǎn)換器的輸出值從當前值向參考 電壓方向或者從當前值向0V方向掃描，直至所述比較器的輸出值發(fā)生翻轉(zhuǎn)，從而得到所述 主數(shù)模轉(zhuǎn)換器的位電容失配的校準碼。7. 如權(quán)利要求1或6所述的逐次逼近型模數(shù)轉(zhuǎn)換器校準電路，其特征在于:所述主數(shù)模 轉(zhuǎn)換器的位電容失配的校準碼為：-1 X △ Vref表示參考電壓，Cc表示所述補償電容 的電容值，A Ci表示對應位電容的電容偏差值。8. 如權(quán)利要求1所述的逐次逼近型模數(shù)轉(zhuǎn)換器校準電路，其特征在于:所述逐次逼近型 模數(shù)轉(zhuǎn)換器的模數(shù)轉(zhuǎn)換包括如下步驟： 步驟一、進行采樣過程，所述主數(shù)模轉(zhuǎn)換器的輸出端和所述補償電容的第一端都連接 所述共模電平，所述主數(shù)模轉(zhuǎn)換器的輸入端和所述補償電容的第二端都連接輸入電壓； 步驟二、進行轉(zhuǎn)換過程，轉(zhuǎn)換過程中所述輸入電壓從MSB到LSB逐次與對應位電容的權(quán) 重基準電壓進行比較，比較過程中，所述校準數(shù)模轉(zhuǎn)換器根據(jù)所對應的控制碼實現(xiàn)對所述 比較器的失調(diào)和對應位電容的失配的校準。9. 如權(quán)利要求1所述的逐次逼近型模數(shù)轉(zhuǎn)換器校準電路，其特征在于:步驟二中所述輸 入電壓與對應位電容的權(quán)重基準電壓進行比較包括步驟： 步驟21、將所述主數(shù)模轉(zhuǎn)換器的輸出端和所述補償電容的第一端都懸空； 步驟22、將所述主數(shù)模轉(zhuǎn)換器的二進制加權(quán)電容陣列中的轉(zhuǎn)換位電容的輸入端接參考 電壓； 位數(shù)低于所述轉(zhuǎn)換位電容的各位電容的輸入端接地； 位數(shù)高于所述轉(zhuǎn)換位電容的各位電容的輸入端按照已經(jīng)獲得的轉(zhuǎn)換值進行設(shè)置，如果 已經(jīng)獲得的轉(zhuǎn)換值為1則對應位電容的輸入端接參考電壓，如果已經(jīng)獲得的轉(zhuǎn)換值為0則對 應位電容的輸入端接參考電壓的輸入端接地； 所述比較器的第二輸入端連接到共模電平； 所述補償電容的第二端連接所述校準數(shù)模轉(zhuǎn)換器的輸出端，所述校準數(shù)模轉(zhuǎn)換器的輸 出端輸出按照所對應的所述控制碼輸出； 步驟23、所述比較器對所述輸入電壓與對應位電容的權(quán)重基準電壓進行比較并輸出比 較結(jié)果從而獲得對應位電容的轉(zhuǎn)換值。
【文檔編號】H03M1/10GK105959006SQ201610268931
【公開日】2016年9月21日
【申請日】2016年4月27日
【發(fā)明人】唐成偉
【申請人】上海華虹宏力半導體制造有限公司