亞穩(wěn)態(tài)消除電路及其設(shè)備的制造方法
【專利摘要】本發(fā)明涉及一種亞穩(wěn)態(tài)消除電路及其設(shè)備。亞穩(wěn)態(tài)消除電路包括：動態(tài)鎖存比較器、比較器輸出判斷電路、異步時鐘產(chǎn)生電路、亞穩(wěn)態(tài)判斷電路和動態(tài)電荷注入電路，亞穩(wěn)態(tài)判斷電路在設(shè)定時間內(nèi)檢測所接收的比較器輸出判斷電路信號的比較結(jié)果，并僅在顯示出比較器輸出判斷電路的信號沒有差異的情況下允許動態(tài)電荷注入電路向電路中注入相應(yīng)的電荷以消除電路的亞穩(wěn)態(tài)。本發(fā)明通過允許動態(tài)電荷注入電路向電路中注入電荷以消除亞穩(wěn)態(tài)，使得電路更加穩(wěn)定，而且該電路具有低功耗的優(yōu)點。
【專利說明】
亞穩(wěn)態(tài)消除電路及其設(shè)備
技術(shù)領(lǐng)域
[0001] 本發(fā)明涉及微電子技術(shù)設(shè)計領(lǐng)域，具體而言，本發(fā)明涉及亞穩(wěn)態(tài)消除電路及其設(shè) 備。
【背景技術(shù)】
[0002] 現(xiàn)有的模數(shù)轉(zhuǎn)化器是模擬信號和數(shù)字信號之間的重要接口。隨著現(xiàn)代網(wǎng)絡(luò)的發(fā) 展，具有低功耗、小體積、中等分辨率以及中高等采樣率的模數(shù)轉(zhuǎn)化器的需求越來越大。
[0003] 由于逐次逼近型模數(shù)轉(zhuǎn)換器在功耗、面積、精度、速度、成本等方面優(yōu)良的表現(xiàn)性 能，而被廣泛應(yīng)用。
[0004] 現(xiàn)有的逐次逼近型模數(shù)轉(zhuǎn)換器發(fā)展的瓶頸主要表現(xiàn)在:逐次逼近型模數(shù)轉(zhuǎn)換器中 的亞穩(wěn)態(tài)現(xiàn)象。對于高分辨率的逐次逼近型模數(shù)轉(zhuǎn)換器，當(dāng)比較器的輸入電壓信號過于微 弱，此時比較器的輸入電壓信號非常接近，導(dǎo)致比較器不能快速的判斷出其輸入電壓信號 的大小，因而更容易發(fā)生亞穩(wěn)態(tài)現(xiàn)象。

【發(fā)明內(nèi)容】

[0005] 本發(fā)明實施例在于提供一種亞穩(wěn)態(tài)消除電路及其設(shè)備，該亞穩(wěn)態(tài)消除電路通過亞 穩(wěn)態(tài)判斷電路在設(shè)定時間內(nèi)檢測信號的比較結(jié)果，并僅在顯示出相應(yīng)的信號沒有顯著差異 的情況下允許向電路中注入相應(yīng)的電荷以消除電路的亞穩(wěn)態(tài)，以使得電路更加穩(wěn)定。
[0006] 第一方面，本發(fā)明提供了一種亞穩(wěn)態(tài)消除電路，所述電路包括：
[0007] 動態(tài)鎖存比較器、比較器輸出判斷電路、異步時鐘產(chǎn)生電路、亞穩(wěn)態(tài)判斷電路和動 態(tài)電荷注入電路，
[0008] 異步時鐘產(chǎn)生電路產(chǎn)生動態(tài)鎖存比較器的異步時鐘控制信號；
[0009] 亞穩(wěn)態(tài)判斷電路在設(shè)定時間內(nèi)檢測所接收的比較器輸出判斷電路的信號的比較 結(jié)果，并僅在顯示出比較器輸出判斷電路的信號沒有顯著差異的情況下允許動態(tài)電荷注入 電路向電路中注入相應(yīng)的電荷以消除電路的亞穩(wěn)態(tài)。
[0010]優(yōu)選的，動態(tài)電荷注入電路包括：
[0011] 開關(guān)和電流源，開關(guān)的一端與電流源相連接，開關(guān)的另一端與動態(tài)鎖存比較器的 輸入端相連接，電流源的另一端與電路的電源端相連接。
[0012] 優(yōu)選的，亞穩(wěn)態(tài)判斷電路被觸發(fā)時，控制動態(tài)電荷注入電路的接通，使得動態(tài)電荷 注入電路對動態(tài)鎖存比較器的鎖存級放電，以使比較器輸出判斷電路產(chǎn)生相應(yīng)的脈沖信 號;或者，
[0013] 亞穩(wěn)態(tài)判斷電路無輸出時，動態(tài)電荷注入電路關(guān)閉，使得外界電源對動態(tài)電荷注 入電路進(jìn)行充電，以準(zhǔn)備下一次動態(tài)電荷注入電路的放電過程。
[0014] 優(yōu)選的，動態(tài)鎖存比較器包括動態(tài)預(yù)放大級和鎖存級；
[0015] 動態(tài)預(yù)放大級實現(xiàn)對電路的輸入電壓信號進(jìn)行預(yù)放大處理的過程，以生成放大的 電壓信號并輸出；
[0016]鎖存級對放大的電壓信號進(jìn)行電壓信號比較處理的過程，以生成相應(yīng)的有效信號 并輸出，其中，動態(tài)預(yù)放大級的輸出端與鎖存級的輸入端相連接。
[0017]優(yōu)選的，亞穩(wěn)態(tài)判斷電路設(shè)定與設(shè)定時間相對應(yīng)的動態(tài)電荷注入所需的觸發(fā)脈沖 閾值。
[0018] 優(yōu)選的，亞穩(wěn)態(tài)判斷電路設(shè)定與動態(tài)電荷注入電路相對應(yīng)的電流源。
[0019] 優(yōu)選的，所述電路還包括逐次逼近邏輯，逐次逼近邏輯設(shè)定與開關(guān)電容數(shù)模轉(zhuǎn)換 器相對應(yīng)的控制邏輯。
[0020] 優(yōu)選的，采用與非門的形式產(chǎn)生比較器輸出判斷電路信號的比較結(jié)果并輸出。
[0021] 第二方面，本發(fā)明實施例提供了消除電路亞穩(wěn)態(tài)的穩(wěn)態(tài)儀，包括如第一方面所述 的任一電路的設(shè)備。
[0022] 本發(fā)明實施例提供了亞穩(wěn)態(tài)消除電路及其設(shè)備，該亞穩(wěn)態(tài)消除電路通過亞穩(wěn)態(tài)判 斷電路在設(shè)定時間內(nèi)檢測信號的比較結(jié)果，并僅在顯示出相應(yīng)的信號沒有顯著差異的情況 下允許向電路中注入相應(yīng)的電荷以消除電路的亞穩(wěn)態(tài)，以使得電路更加穩(wěn)定。
【附圖說明】
[0023]圖1是本發(fā)明的基于反饋環(huán)路動態(tài)電荷注入的亞穩(wěn)態(tài)消除電路的總體原理框圖；
[0024] 圖2是本發(fā)明的基于反饋環(huán)路動態(tài)電荷注入的亞穩(wěn)態(tài)消除電路的另一優(yōu)化結(jié)構(gòu)框 圖；
[0025] 圖3是本發(fā)明的基于反饋環(huán)路動態(tài)電荷注入的亞穩(wěn)態(tài)消除電路的又一優(yōu)化結(jié)構(gòu)框 圖；
[0026] 圖4是本發(fā)明實施例提供的亞穩(wěn)態(tài)消除電路的時序圖。
【具體實施方式】
[0027] 下面通過附圖和實施例，對本發(fā)明的技術(shù)方案做進(jìn)一步的詳細(xì)描述。
[0028] 如圖1所示，為本發(fā)明的基于反饋環(huán)路動態(tài)電荷注入的亞穩(wěn)態(tài)消除電路的總體原 理框圖。圖1中圖示為：101、開關(guān)電容數(shù)模轉(zhuǎn)換器，102、動態(tài)鎖存比較器，其中，102a為動態(tài) 鎖存比較器的動態(tài)預(yù)放大級，l〇2b為動態(tài)鎖存比較器的鎖存級，103、比較器輸出判斷電路， 104、異步時鐘產(chǎn)生電路，105、亞穩(wěn)態(tài)判斷電路，106、逐次逼近邏輯，107、動態(tài)電荷注入電 路。
[0029] 開關(guān)電容式數(shù)模轉(zhuǎn)換器101輸入端接收差分輸入信號，完成對輸入信號的采樣，并 由逐次逼近邏輯106控制產(chǎn)生輸出信號，以及將所產(chǎn)生的輸出信號連接至動態(tài)鎖存比較器 102。動態(tài)鎖存比較器102包括:動態(tài)預(yù)放大級102a和鎖存級102b，其中動態(tài)預(yù)放大級102a的 兩個輸出端分別接鎖存級l〇2b的兩個輸入端，動態(tài)預(yù)放大級102a用于實現(xiàn)對輸入電壓信號 的預(yù)放大，然后由鎖存級l〇2b通過正反饋處理過程以產(chǎn)生相應(yīng)的輸出結(jié)果，輸出結(jié)果反映 出對應(yīng)的輸入電壓信號的比較過程。比較器輸出判斷電路103包括:其兩個輸入端分別接動 態(tài)鎖存比較器102的兩個輸出端，并根據(jù)動態(tài)鎖存比較器102的輸出結(jié)果Q和Qb產(chǎn)生Valid信 號，其中，Valid信號用于反映比較器輸出判斷電路信號的比較結(jié)果。當(dāng)Valid信號的數(shù)值為 1時，表示相應(yīng)的信號(輸出結(jié)果Q和Qb)有顯著差異，反之，當(dāng)Valid信號的數(shù)值為0時，表示 相應(yīng)的信號(輸出結(jié)果Q和Qb)沒有顯著差異。逐次逼近邏輯106的輸入端接比較器輸出判斷 電路103的輸出端，從而接收到相應(yīng)的Valid信號，進(jìn)而產(chǎn)生控制開關(guān)電容數(shù)模轉(zhuǎn)換器1的控 制邏輯。異步時鐘產(chǎn)生電路104的輸入端與比較器輸出判斷電路103的輸出端和逐次逼近邏 輯106的輸出端相接，用來產(chǎn)生動態(tài)鎖存比較器102的異步時鐘控制信號Latch。亞穩(wěn)態(tài)判斷 電路105的輸入端接比較器輸出判斷電路10 3的輸出端，從而接收到相應(yīng)的Va 1 i d，用來產(chǎn)生 動態(tài)電荷注入觸發(fā)脈沖。動態(tài)電荷注入電路107包括:開關(guān)SjP電流源I i，S1的一端接電流源 Ii，另一端接到動態(tài)鎖存比較器102的一個輸入端OP，由亞穩(wěn)態(tài)判斷電路105控制動態(tài)電荷 注入電路107的狀態(tài)，電流源11的另一端接與電源VDD相連接。
[0030] 需要進(jìn)一步說明的是，在本發(fā)明實施例所提供的亞穩(wěn)態(tài)消除電路中，通過采用與 非門的形式產(chǎn)生比較器輸出判斷電路信號的比較結(jié)果并輸出。即，Valid信號等于Q與Qb與 非，具體地，在比較器復(fù)位期間，Q為T，Qb為"1"，則相應(yīng)的，經(jīng)過與非門，"Γ與"Γ的與非 為"0"，經(jīng)過與非門產(chǎn)生的Valid信號的數(shù)值為0;在比較器比較期間，Q為"1"、Q B為"0"，或 者，Q為"〇"、Qb為"Γ;則相應(yīng)的，經(jīng)過與非門，"Γ與"0"的與非為"1"，經(jīng)過與非門產(chǎn)生的 Valid信號的數(shù)值為1。這樣，當(dāng)Valid信號的數(shù)值為1時，表示相應(yīng)的信號有顯著差異，即，輸 出結(jié)果Q和輸出結(jié)果Qb有顯著差異，反之，當(dāng)Valid信號的數(shù)值為0時，表示相應(yīng)的信號沒有 顯著差異，即輸出結(jié)果Q和輸出結(jié)果Qb沒有顯著差異。這樣，就可以通過分析亞穩(wěn)態(tài)判斷電 路在設(shè)定時間內(nèi)檢測信號的比較結(jié)果，并僅在比較結(jié)果顯示出相應(yīng)的信號沒有顯著差異的 情況下允許向電路中注入相應(yīng)的電荷以消除電路的亞穩(wěn)態(tài)，以使得電路更加穩(wěn)定。
[0031] 通過如圖1所示的亞穩(wěn)態(tài)消除電路的總體原理框圖，可以看出：通過分析亞穩(wěn)態(tài)判 斷電路在設(shè)定時間內(nèi)檢測信號的比較結(jié)果，并僅在比較結(jié)果顯示出相應(yīng)的信號沒有顯著差 異的情況下允許向電路中注入相應(yīng)的電荷以消除電路的亞穩(wěn)態(tài)，以使得電路更加穩(wěn)定。 [0032]進(jìn)一步地，本發(fā)明的亞穩(wěn)態(tài)消除電路是基于反饋環(huán)路動態(tài)電荷注入的異步逐次逼 近模數(shù)轉(zhuǎn)換器亞穩(wěn)態(tài)的消除電路。其中，動態(tài)鎖存比較器102、比較器輸出判斷電路103、異 步時鐘產(chǎn)生電路104、亞穩(wěn)態(tài)判斷電路105以及動態(tài)電荷注入電路107構(gòu)成一個反饋網(wǎng)絡(luò)。亞 穩(wěn)態(tài)判斷電路105通過檢測Valid信號以判斷動態(tài)鎖存比較器102是否進(jìn)入亞穩(wěn)態(tài)狀態(tài)。具 體而言，如在規(guī)定的時間（例如△ T)內(nèi)未檢測到Valid信號發(fā)生變化，則亞穩(wěn)態(tài)判斷電路105 產(chǎn)生一個短脈沖信號，亞穩(wěn)態(tài)判斷電路105通過控制動態(tài)電荷注入單元107觸發(fā)開和電 流源Ii向電路中注入電荷，打破動態(tài)鎖存比較器102的亞穩(wěn)平衡態(tài)，促使動態(tài)鎖存比較器 102進(jìn)入新的正指數(shù)建立過程，快速鎖定到一個新的比較結(jié)果，當(dāng)比較結(jié)果顯示出：信號有 顯著的差異，從而證明電路處于穩(wěn)定的狀態(tài)，實現(xiàn)了消除電路原先的不穩(wěn)定的亞穩(wěn)態(tài)的目 的。
[0033] 進(jìn)一步地，動態(tài)電荷注入電路107與動態(tài)鎖存比較器102可以有多種連接方式。如 圖1所示，動態(tài)電荷注入電路107與動態(tài)鎖存比較器102之間所采用的連接方式是電流源h、 開關(guān)Si分別并聯(lián)連接至動態(tài)鎖存比較器102的輸入端0P。此外，在實際應(yīng)用中，動態(tài)電荷注 入電路107與動態(tài)鎖存比較器102之間所采用的連接方式還可以具體為：電流源h、開關(guān)Si* 別并聯(lián)連接至動態(tài)鎖存比較器102的輸入端ON。
[0034] 在本發(fā)明實施例提供的亞穩(wěn)態(tài)消除電路中動態(tài)鎖存比較器、比較器輸出判斷電 路、異步時鐘產(chǎn)生電路、亞穩(wěn)態(tài)判斷電路以及動態(tài)電荷注入電路構(gòu)成一個反饋網(wǎng)絡(luò)。
[0035] 異步時鐘產(chǎn)生電路產(chǎn)生動態(tài)鎖存比較器的異步時鐘控制信號；
[0036] 亞穩(wěn)態(tài)判斷電路在設(shè)定時間內(nèi)檢測所接收的比較器輸出判斷電路信號的比較結(jié) 果，并僅在顯示出比較器輸出判斷電路的信號沒有顯著差異的情況下允許動態(tài)電荷注入電 路向電路中注入相應(yīng)的電荷以消除電路的亞穩(wěn)態(tài)。
[0037] 本發(fā)明實施例的亞穩(wěn)態(tài)消除電路，通過分析亞穩(wěn)態(tài)判斷電路在設(shè)定時間內(nèi)檢測信 號的比較結(jié)果，并僅在比較結(jié)果顯示出相應(yīng)的信號沒有顯著差異的情況下允許向電路中注 入相應(yīng)的電荷以消除電路的亞穩(wěn)態(tài)，以使得電路更加穩(wěn)定。
[0038] 作為本發(fā)明的實施例，動態(tài)電荷注入電路包括:開關(guān)和電流源，開關(guān)的一端與電流 源相連接，開關(guān)的另一端與動態(tài)鎖存比較器的輸入端相連接，電流源的另一端與電路的電 源端相連接。
[0039]作為本發(fā)明的實施例，亞穩(wěn)態(tài)判斷電路被觸發(fā)時，控制動態(tài)電荷注入電路的接通， 使得動態(tài)電荷注入電路對動態(tài)鎖存比較器的鎖存級放電，以使比較器輸出判斷電路產(chǎn)生相 應(yīng)的脈沖信號；或者，亞穩(wěn)態(tài)判斷電路無輸出時，動態(tài)電荷注入電路關(guān)閉，使得外界電源對 動態(tài)電荷注入電路進(jìn)行充電，以準(zhǔn)備下一次動態(tài)電荷注入電路的放電過程。
[0040]作為本發(fā)明的實施例，動態(tài)鎖存比較器包括動態(tài)預(yù)放大級和鎖存級；動態(tài)預(yù)放大 級實現(xiàn)對電路的輸入電壓信號進(jìn)行預(yù)放大處理的過程，以生成放大的電壓信號并輸出；鎖 存級對放大的電壓信號進(jìn)行電壓信號比較處理的過程，以生成相應(yīng)的有效信號并輸出，其 中，動態(tài)預(yù)放大級的輸出端與鎖存級的輸入端相連接。
[0041 ]需要說明的是，亞穩(wěn)態(tài)判斷電路在規(guī)定的時間（Δ T)內(nèi)檢測Valid彳目號的時間（Δ T)是可以通過編程設(shè)置不同的檢測時間（ΔΤ)的間隔，以滿足用戶的不同需求。
[0042]作為本發(fā)明的實施例，亞穩(wěn)態(tài)判斷電路設(shè)定與設(shè)定時間相對應(yīng)的動態(tài)電荷注入所 需的觸發(fā)脈沖閾值。需要說明的是，動態(tài)電荷注入電路所注入的動態(tài)電荷的觸發(fā)脈沖是可 以通過編程設(shè)置產(chǎn)生寬度不同的觸發(fā)脈沖，以滿足用戶的不同需求。
[0043]作為本發(fā)明的實施例，亞穩(wěn)態(tài)判斷電路設(shè)定與動態(tài)電荷注入電路相對應(yīng)的電流 源。需要說明的是，用于產(chǎn)生動態(tài)電荷的電流源是可以通過編程來產(chǎn)生大小和強度不同的 電流，以滿足用戶的不同需求。
[0044] 作為本發(fā)明的實施例，所述電路還包括逐次逼近邏輯，逐次逼近邏輯設(shè)定與開關(guān) 電容數(shù)模轉(zhuǎn)換器相對應(yīng)的控制邏輯。
[0045] 作為本發(fā)明的實施例，采用與非門的形式產(chǎn)生比較器輸出判斷電路信號的比較結(jié) 果并輸出。需要說明的是，除了與非門的形式之外，比較器輸出判斷電路可以有多種形式來 產(chǎn)生相應(yīng)的Valid信號，在此不再贅述。
[0046]本發(fā)明實施例的亞穩(wěn)態(tài)消除電路，通過分析亞穩(wěn)態(tài)判斷電路檢測在設(shè)定時間內(nèi)信 號的比較結(jié)果，并僅在比較結(jié)果顯示出相應(yīng)的信號沒有顯著差異的情況下允許向電路中注 入相應(yīng)的電荷以消除電路的亞穩(wěn)態(tài)，以使得電路更加穩(wěn)定。
[0047] 圖2是本發(fā)明的基于反饋環(huán)路動態(tài)電荷注入的亞穩(wěn)態(tài)消除電路的另一優(yōu)化結(jié)構(gòu)框 圖。將圖2與圖1進(jìn)行對比，圖2是與圖1所不同的實現(xiàn)形式，具體實現(xiàn)方式為：由亞穩(wěn)態(tài)判斷 電路直接產(chǎn)生一個控制信號，連接至比較器輸出判斷電路，用來控制Va 1 i d信號的產(chǎn)生。
[0048] 圖3是本發(fā)明的基于反饋環(huán)路動態(tài)電荷注入的亞穩(wěn)態(tài)消除電路的又一優(yōu)化結(jié)構(gòu)框 圖。
[0049] 將圖3與圖1進(jìn)行對比，圖3是與圖1所不同的實現(xiàn)形式，具體實現(xiàn)方式為：圖3還可 在鎖存器的另一端0N接同0P端相同的反饋單元（電流源1 2和開關(guān)&)作為備用的動態(tài)電荷注 入電路，其中S2接固定電平，以保證開關(guān)處于關(guān)斷狀態(tài)，使電路具有對稱性，從而達(dá)到進(jìn)一 步地優(yōu)化電路的目的。
[0050] 圖4是本發(fā)明實施例提供的亞穩(wěn)態(tài)消除電路的時序圖。如圖4所不，結(jié)合電路時序 圖，描述異步逐次逼近型模數(shù)轉(zhuǎn)換器亞穩(wěn)態(tài)的消除過程。
[0051] 本發(fā)明的實施例中，正常的工作模式為:輸入電壓信號先經(jīng)過動態(tài)鎖存比較器的 動態(tài)預(yù)放大級放大后傳輸至動態(tài)鎖存比較器的鎖存級，放大后的信號存在電壓差。因此放 電速度的不同，經(jīng)過動態(tài)鎖存比較器的鎖存級的正反饋作用分辨出結(jié)果Q和Qb，然后Q和Qb通 過與非門產(chǎn)生Valid信號。當(dāng)Latch信號為"0"時，動態(tài)鎖存比較器處于復(fù)位狀態(tài)，對應(yīng)的Q和 Qb均為"Γ，經(jīng)過與非門產(chǎn)生的Valid信號為"0"，此時由異步時鐘產(chǎn)生電路產(chǎn)生的Latch信 號變?yōu)?Γ;當(dāng)Latch信號為"Γ時，動態(tài)鎖存比較器進(jìn)入正常的比較態(tài)，分辨出Q和Qb，Q為 "Γ、Qb為"0"，或者，Q為"0"、Qb為"Γ ;經(jīng)過與非門產(chǎn)生的Valid信號為T，此時由異步時鐘 產(chǎn)生電路產(chǎn)生的Latch信號變?yōu)?0"，以此循環(huán)下去，直到完成逐次逼近型模數(shù)轉(zhuǎn)換器的轉(zhuǎn) 換過程。
[0052]需要進(jìn)一步說明的是，在本發(fā)明實施例所提供的亞穩(wěn)態(tài)消除電路中，Latch信號與 Q和Qb的關(guān)系是由動態(tài)鎖存比較器來實現(xiàn)的。Valid信號和Latch信號的對應(yīng)關(guān)系是通過異 步時鐘產(chǎn)生電路來實現(xiàn)的，具體的是通過邏輯門實現(xiàn)Latch等于Valid的非，在這里不再贅 述。
[0053]而當(dāng)動態(tài)鎖存比較器的輸入電壓信號非常接近時，即小于1LSB( Least Significant Bit，最低有效位）（甚至是1/2LSB、1/4LSB)，Latch信號為"Γ時，動態(tài)鎖存比 較器的鎖存級在規(guī)定的時間A Τ內(nèi)未能分辨出Q和Qb，對應(yīng)的Valid信號一直為"0"，那么相 應(yīng)的Latch信號一直持續(xù)為"1"，動態(tài)鎖存比較器進(jìn)入亞穩(wěn)態(tài)狀態(tài)。
[0054]相應(yīng)的異步逐次逼近型模數(shù)轉(zhuǎn)換器亞穩(wěn)態(tài)的消除過程具體如下所述：
[0055] a)由亞穩(wěn)態(tài)判斷電路在規(guī)定的時間ΔΤ內(nèi)未能檢測Valid信號變?yōu)?Γ，從而判斷 出動態(tài)鎖存比較器進(jìn)入了亞穩(wěn)態(tài)狀態(tài)。b)由亞穩(wěn)態(tài)判斷電路自身產(chǎn)生一個短脈沖信號來觸 發(fā)開關(guān)Si閉合；is:閉合后，電流源1:向動態(tài)鎖存比較器的鎖存級注入相應(yīng)的電荷，從而破 壞鎖存器的亞穩(wěn)態(tài)狀態(tài)，使得電路的電壓達(dá)到穩(wěn)定的狀態(tài)。
[0056]具體實現(xiàn)過程為:使Q為"Γ、Qb為"0"，或者，Q為"0"、Qb為"Γ ;相應(yīng)的Valid信號為 "Γ，Latch信號變?yōu)?0"，促使動態(tài)鎖存比較器進(jìn)入新的正指數(shù)建立過程，快速鎖定到一個 新的穩(wěn)定有效地比較結(jié)果，從而達(dá)到了消除亞穩(wěn)態(tài)的目的。需要說明的是，動態(tài)電荷注入電 路所注入的電荷的電荷量可參考如下公式:= -77一 .，其中，Q具體為:動態(tài)電荷注入電路 (4) 所注入的電荷的電荷量，Vmeta具體為:使得鎖存器能夠在既定時間內(nèi)脫離亞穩(wěn)態(tài)的最小初 始狀態(tài)電壓，Cp具體為:鎖存器鎖輸入節(jié)點的寄生電容。
[0057]本發(fā)明實施例的亞穩(wěn)態(tài)消除電路，通過分析亞穩(wěn)態(tài)判斷電路在設(shè)定時間內(nèi)檢測信 號的比較結(jié)果，并僅在比較結(jié)果顯示出相應(yīng)的信號沒有顯著差異的情況下允許向電路中注 入相應(yīng)的電荷以消除電路的亞穩(wěn)態(tài)，以使得電路更加穩(wěn)定。
[0058]此外，正如上述公式所示，需要說明的是，動態(tài)電荷注入電路所注入的動態(tài)電荷的 電荷量是可以通過上述公式精確計算的，以滿足用戶的不同需求。相對于現(xiàn)有的技術(shù)，本發(fā) 明實施例提供的亞穩(wěn)態(tài)消除電路，能夠更加精準(zhǔn)地向電路中注入相應(yīng)的電荷以消除電路的 亞穩(wěn)態(tài)，以使得電路更加穩(wěn)定。
[0059] 在實際應(yīng)用中，上述亞穩(wěn)態(tài)消除電路還可以用于制備包括上述電路的消除電路亞 穩(wěn)態(tài)的穩(wěn)態(tài)儀，具體細(xì)節(jié)參照亞穩(wěn)態(tài)消除電路相應(yīng)的細(xì)節(jié)，在此不再贅述。
[0060] 以上所述的【具體實施方式】，對本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步 詳細(xì)說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的【具體實施方式】而已，并不用于限定本發(fā)明 的保護(hù)范圍，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含 在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項】
1. 一種亞穩(wěn)態(tài)消除電路，其特征在于，包括:動態(tài)鎖存比較器、比較器輸出判斷電路、異 步時鐘產(chǎn)生電路、亞穩(wěn)態(tài)判斷電路和動態(tài)電荷注入電路， 所述異步時鐘產(chǎn)生電路產(chǎn)生所述動態(tài)鎖存比較器的異步時鐘控制信號； 所述亞穩(wěn)態(tài)判斷電路在設(shè)定時間內(nèi)檢測所接收的所述比較器輸出判斷電路的信號的 比較結(jié)果，并僅在顯示出所述比較器輸出判斷電路的信號沒有顯著差異的情況下允許所述 動態(tài)電荷注入電路向所述電路中注入相應(yīng)的電荷以消除所述電路的亞穩(wěn)態(tài)。2. 根據(jù)權(quán)利要求1所述的亞穩(wěn)態(tài)消除電路，其特征在于，所述動態(tài)電荷注入電路包括： 開關(guān)和電流源，所述開關(guān)的一端與所述電流源相連接，所述開關(guān)的另一端與所述動態(tài) 鎖存比較器的輸入端相連接，所述電流源的另一端與所述電路的電源端相連接。3. 根據(jù)權(quán)利要求1或2所述的亞穩(wěn)態(tài)消除電路，其特征在于， 所述亞穩(wěn)態(tài)判斷電路被觸發(fā)時，控制所述動態(tài)電荷注入電路的接通，使得所述動態(tài)電 荷注入電路對所述動態(tài)鎖存比較器的鎖存級放電，以使所述比較器輸出判斷電路產(chǎn)生相應(yīng) 的脈沖信號;或者， 所述亞穩(wěn)態(tài)判斷電路無輸出時，所述動態(tài)電荷注入電路關(guān)閉，使得外界電源對所述動 態(tài)電荷注入電路進(jìn)行充電，以準(zhǔn)備下一次所述動態(tài)電荷注入電路的放電過程。4. 根據(jù)權(quán)利要求3所述的亞穩(wěn)態(tài)消除電路，其特征在于，所述動態(tài)鎖存比較器包括動態(tài) 預(yù)放大級和鎖存級； 所述動態(tài)預(yù)放大級實現(xiàn)對所述電路的輸入電壓信號進(jìn)行預(yù)放大處理的過程，以生成放 大的電壓信號并輸出； 所述鎖存級對所述放大的電壓信號進(jìn)行電壓信號比較處理的過程，以生成相應(yīng)的有效 信號并輸出，其中，所述動態(tài)預(yù)放大級的輸出端與所述鎖存級的輸入端相連接。5. 根據(jù)權(quán)利要求1所述的亞穩(wěn)態(tài)消除電路，其特征在于，所述亞穩(wěn)態(tài)判斷電路設(shè)定與所 述設(shè)定時間相對應(yīng)的動態(tài)電荷注入所需的觸發(fā)脈沖閾值。6. 根據(jù)權(quán)利要求5所述的亞穩(wěn)態(tài)消除電路，其特征在于，所述亞穩(wěn)態(tài)判斷電路設(shè)定與所 述動態(tài)電荷注入電路相對應(yīng)的電流源。7. 根據(jù)權(quán)利要求1所述的亞穩(wěn)態(tài)消除電路，其特征在于，所述電路還包括逐次逼近邏 輯，所述逐次逼近邏輯設(shè)定與所述開關(guān)電容數(shù)模轉(zhuǎn)換器相對應(yīng)的控制邏輯。8. 根據(jù)權(quán)利要求1所述的亞穩(wěn)態(tài)消除電路，其特征在于，采用與非門的形式產(chǎn)生所述比 較器輸出判斷電路信號的比較結(jié)果并輸出。9. 一種消除電路亞穩(wěn)態(tài)的穩(wěn)態(tài)儀，其特征在于，包括權(quán)利要求1-8任一電路的設(shè)備。
【文檔編號】H03M1/10GK105897268SQ201610312869
【公開日】2016年8月24日
【申請日】2016年5月12日
【發(fā)明人】曹淑新, 張莉莉
【申請人】英特格靈芯片(天津)有限公司