1.一種相變存儲器自適位線鉗位高速數(shù)據(jù)讀出電路，其特征在于，包括：自適應(yīng)預(yù)充電控制電路、預(yù)充電支路、鉗位電路、參考單元、目標(biāo)相變存儲單元和比較電路；其中，所述自適應(yīng)預(yù)充電控制電路用于根據(jù)讀脈沖信號、鉗位電路的第一輸出信號和鉗位電路的第二輸出信號自適應(yīng)控制預(yù)充電信號prc的狀態(tài)；
2.根據(jù)權(quán)利要求1所述的相變存儲器自適位線鉗位高速數(shù)據(jù)讀出電路，其特征在于，所述自適應(yīng)預(yù)充電控制電路包括反相器和或非門邏輯電路，所述反相器的輸入端與所述讀脈沖信號相連，所述或非門邏輯電路包括第一輸入端、第二輸入端和第三輸入端，所述第一輸入端與所述反相器的輸出端相連，第二輸入端連接所述鉗位電路的第二輸出信號，第三輸入端連接所述鉗位電路的第一輸出信號，所述或非門邏輯電路的輸出端輸出預(yù)充電信號prc。
3.根據(jù)權(quán)利要求2所述的相變存儲器自適位線鉗位高速數(shù)據(jù)讀出電路，其特征在于，所述或非門邏輯電路包括第一pmos管、第二pmos管、第三pmos管、第三nmos管、第四nmos管和第五nmos管；所述第一pmos管的柵端和第五nmos管的柵端相連，并作為所述或非門邏輯電路的第三輸入端；所述第一pmos管的源端與所述第二pmos管的漏端連接在一起；所述第二pmos管的柵端與所述第四nmos管的柵端相連，并作為所述或非門邏輯電路的第二輸入端；所述第二pmos管的源端與第三pmos管的漏端連接在一起；所述第三pmos管的柵端與所述第三nmos管的柵端相連，并作為所述或非門邏輯電路的第一輸入端；所述第三pmos管的源端接電源電壓；所述第三nmos管、第四nmos管和第五nmos管的源端均接地，所述第三nmos管、第四nmos管和第五nmos管的漏端與所述第一pmos管的漏端連接在一起，作為所述或非門邏輯電路的輸出端。
4.根據(jù)權(quán)利要求1所述的相變存儲器自適位線鉗位高速數(shù)據(jù)讀出電路，其特征在于，所述預(yù)充電支路包括第五pmos管、第十pmos管、第十二nmos管和第十三nmos管；所述第五pmos管的源端與電源電壓相連，柵端和漏端相連，漏端與所述第十二nmos管的漏端相連；所述第十pmos管源端與電源電壓相連，柵端和漏端相連，漏端與所述第十三nmos管的漏端相連；所述第十二nmos管的柵端與預(yù)充電信號prc相連；所述第十二nmos管的源端通過目標(biāo)位線bl與所述目標(biāo)相變存儲單元相連；所述第十三nmos管的柵端與預(yù)充電信號prc相連；所述第十三nmos管的源端通過參考位線blb與所述參考單元相連。
5.根據(jù)權(quán)利要求1所述的相變存儲器自適位線鉗位高速數(shù)據(jù)讀出電路，其特征在于，所述鉗位電路包括目標(biāo)單元鉗位部和參考單元鉗位部；所述目標(biāo)單元鉗位部包括第一nmos管和第二nmos管，所述第一nmos管的柵端與鉗位電壓相連，源端與所述第二nmos管的漏端相連，所述第二nmos管的柵端與所述讀脈沖信號的反相信號相連，源端接地；所述第一nmos管的源端還通過目標(biāo)位線bl與所述目標(biāo)相變存儲單元相連；所述第一nmos管的漏極的輸出信號作為所述鉗位電路的第一輸出信號；所述參考單元鉗位部包括第十nmos管和第十一nmos管，所述第十nmos管的柵端與鉗位電壓相連，源端與所述第十一nmos管的漏端相連，所述第十一nmos管的柵端與所述讀脈沖信號的反相信號相連，源端接地；所述第十nmos管的源端還通過參考位線blb與所述參考單元相連；所述第十nmos管的漏極的輸出信號作為所述鉗位電路的第二輸出信號。
6.根據(jù)權(quán)利要求1所述的相變存儲器自適位線鉗位高速數(shù)據(jù)讀出電路，其特征在于，所述比較電路包括放大部分、鎖存部分和輸出反相部分；所述放大部分用于利用交叉耦合結(jié)果放大目標(biāo)位線bl和參考位線blb間的電壓差；所述鎖存部分用于對所述放大部分放大的電壓差進(jìn)行鎖存；所述輸出反相部分用于輸出鎖存的電壓差，實現(xiàn)讀電壓信號的輸出。
7.根據(jù)權(quán)利要求6所述的相變存儲器自適位線鉗位高速數(shù)據(jù)讀出電路，其特征在于，所述放大部分包括第六pmos管、第七pmos管、第八pmos管和第九pmos管；所述第六pmos管的柵端與外部放大信號的反相信號相連，源端與所述第八pmos管的漏端相連，漏端通過第一傳輸門與所述鉗位電路的第一輸出信號相連；所述第七pmos管的柵端與外部放大信號的反相信號相連，源端與所述第九pmos管的漏端相連，漏端通過第二傳輸門與所述鉗位電路的第二輸出信號相連；所述第八pmos管的柵端通過第二傳輸門與所述鉗位電路的第二輸出信號相連，源端與電源電壓相連；所述第九pmos管的柵端通過第一傳輸門與所述鉗位電路的第一輸出信號相連，源端與電源電壓相連。
8.根據(jù)權(quán)利要求7所述的相變存儲器自適位線鉗位高速數(shù)據(jù)讀出電路，其特征在于，所述鎖存部分包括第六pmos管、第七pmos管、第八pmos管、第九pmos管、第六nmos管、第七nmos管、第八nmos管和第九nmos管；所述第六nmos管的柵端與外部使能信號saen相連，源端與所述第八nmos管的漏端相連，漏端與所述第六pmos管的漏端相連；所述第七nmos管的柵端與外部使能信號saen相連，源端與所述第九nmos管的漏端相連，漏端與所述第七pmos管的漏端相連；所述第八nmos管的柵端與所述第八pmos管的柵端相連，源端接地；所述第九pmos管的柵端與所述第九pmos管的柵端相連，源端接地。
9.根據(jù)權(quán)利要求6所述的相變存儲器自適位線鉗位高速數(shù)據(jù)讀出電路，其特征在于，所述輸出反相部分包括第十四pmos管、第十五pmos管、第十四nmos管和第十五nmos管；所述第十四pmos管的柵端與所述鉗位電路的第二輸出信號相連，源端與所述第十五pmos管的漏端相連，漏端與所述第十四nmos管的漏端相連；所述第十五pmos管的柵端與外部使能信號saen的反相信號相連，源端接電源電壓；所述第十四nmos管的柵端與所述第十四pmos管的柵端相連，源端與所述第十五nmos管的漏端相連；所述第十五nmos管的柵端與外部使能信號saen相連，源端接地；
10.一種如權(quán)利要求1-9中任一所述的相變存儲器自適位線鉗位高速數(shù)據(jù)讀出電路的讀出方法，其特征在于，包括以下步驟：