本發(fā)明涉及一種包含nor型或nand型的存儲單元陣列的半導體裝置，特別涉及一種能夠用作神經(jīng)形態(tài)設備的半導體裝置及其運算方法。

背景技術：

1、作為在結構上模擬突觸及神經(jīng)元的人工智能(artificial?intelligence，ai)硬件，使用可變電阻元件的交叉陣列正在實用化(例如，日本專利第6818116號公報)。交叉陣列在行線與列線的交叉部包含可變電阻元件，可變電阻元件通過施加電壓或電流來存儲不同的電阻值(電導)。通過對可變電阻元件寫入期望的電阻值，例如，通過可變電阻元件的電阻值對施加至行線的輸入信號進行加權，并從列線輸出。

2、圖1是表示現(xiàn)有的具備學習功能的突觸陣列裝置的結構的框圖。突觸陣列裝置10包含保存學習用數(shù)據(jù)的閃速存儲器20、交叉陣列30及控制器40。控制器40從閃速存儲器20讀出學習用數(shù)據(jù)，將讀出的學習用數(shù)據(jù)寫入至交叉陣列30中，對可變電阻元件的電阻進行調(diào)制，進行數(shù)據(jù)的學習。另外，控制器40讀出在交叉陣列30中學習到的數(shù)據(jù)，并將讀出的數(shù)據(jù)寫入至閃速存儲器20中。

3、在現(xiàn)有的突觸陣列裝置10中，閃速存儲器20未搭載數(shù)據(jù)運算功能，因此無法進行ai學習等所需的矩陣的運算。因此，存在數(shù)據(jù)傳輸效率低，結果在ai的學習處理上耗費時間的問題。

技術實現(xiàn)思路

1、本發(fā)明的目的在于解決此種現(xiàn)有的問題，提供一種可提高ai學習等的運算能力或處理效率的半導體裝置。

2、本發(fā)明的半導體裝置的運算方法為包含或非(nor)型或與非(nand)型的存儲單元陣列的半導體裝置的運算方法，其中，在所述存儲單元陣列的多行的讀出中，算出在讀出各行時位線中流動的列方向上的電流的總和。

3、在一實施例中，算出方法進而算出多條位線的列方向上的電流總和的行方向上的總和。在一實施例中，運算方法算出與存儲于多行×多列的存儲單元中的數(shù)據(jù)對應的矩陣方向上的電流的總和。在一實施例中，運算方法包含對列方向上的電流的總和或矩陣方向上的電流的總和進行模擬/數(shù)字轉換(analog/digital，a/d)而生成多個位的數(shù)據(jù)。在一實施例中，運算方法還包含將所述多個位的數(shù)據(jù)寫入至所述存儲單元陣列的存儲單元中。在一實施例中，所述存儲單元陣列包含第一存儲平面及第二存儲平面，在第一存儲平面的讀出中算出位線中流動的矩陣方向上的電流的總和，并將所述多個位的數(shù)據(jù)寫入至第二存儲平面中。在一實施例中，運算方法算出在第一組位線中流動的列方向上的第一電流的總和、及第二組位線中流動的列方向上的第二電流的總和，并算出第一電流的總和與第二電流的總和的差值。在一實施例中，第一電流的總和表示正系數(shù)，第二電流的總和表示負系數(shù)。

4、本發(fā)明的半導體裝置包含：nor型或nand型的存儲單元陣列，包含多條行線、多條位線及多個存儲單元；讀出部件，進行所述存儲單元陣列的讀出；寫入部件，進行所述存儲單元陣列的寫入；以及運算部件，在通過所述讀出部件進行多行的讀出時，算出在讀出各行時位線中流動的列方向上的電流的總和。

5、在一實施例中，所述運算部件進而算出多條位線的列方向上的電流總和的行方向上的電流總和。在一實施例中，所述運算部件算出與存儲于多行×多列的存儲單元中的數(shù)據(jù)對應的矩陣方向上的電流的總和。在一實施例中，所述運算部件包含a/d轉換部件，所述a/d轉換部件對列方向上的電流的總和或矩陣方向上的電流的總和進行a/d轉換而生成多個位的數(shù)據(jù)。在一實施例中，所述寫入部件將所述多個位的數(shù)據(jù)寫入至所述存儲單元陣列的存儲單元中。在一實施例中，所述存儲單元陣列包含第一存儲平面及第二存儲平面，所述運算部件在第一存儲平面的讀出中算出位線中流動的矩陣方向上的電流的總和，所述寫入部件將所述多個位的數(shù)據(jù)寫入至第二存儲平面中。在一實施例中，所述運算部算出在第一組位線中流動的列方向上的第一電流的總和、及第二組位線中流動的列方向上的第二電流的總和，并算出第一電流的總和與第二電流的總和的差值。

6、根據(jù)本發(fā)明，在具有nor型或nand型的存儲單元陣列的半導體裝置中，通過設置算出位線中流動的電流的總和的運算功能，可提高ai學習等的運算能力或處理效率。由此，可提供一種適于神經(jīng)形態(tài)設備的半導體裝置。

技術特征：

1.一種運算方法，為包含或非型或與非型的存儲單元陣列的半導體裝置中的運算方法，所述運算方法中，

2.根據(jù)權利要求1所述的運算方法，其中，所述運算方法進而算出多條所述位線的所述列方向上的電流總和的行方向上的電流總和。

3.根據(jù)權利要求2所述的運算方法，其中，所述運算方法算出與存儲于多行×多列的存儲單元中的數(shù)據(jù)對應的矩陣方向上的電流的總和。

4.根據(jù)權利要求1所述的運算方法，其中，所述運算方法包含對所述列方向上的電流的總和或矩陣方向上的電流的總和進行模擬/數(shù)字轉換而生成多個位的數(shù)據(jù)。

5.根據(jù)權利要求4所述的運算方法，其中，所述運算方法還包含將所述多個位的數(shù)據(jù)寫入至所述存儲單元陣列的存儲單元中。

6.根據(jù)權利要求5所述的運算方法，其中，所述存儲單元陣列包含第一存儲平面及第二存儲平面，

7.根據(jù)權利要求1所述的運算方法，其中，所述運算方法算出在第一組位線中流動的所述列方向上的第一電流的總和及第二組位線中流動的所述列方向上的第二電流的總和，并算出所述第一電流的總和與所述第二電流的總和的差值。

8.根據(jù)權利要求7所述的運算方法，其中，所述第一電流的總和表示正系數(shù)，所述第二電流的總和表示負系數(shù)。

9.一種半導體裝置，包含：

10.根據(jù)權利要求9所述的半導體裝置，其中，所述運算部件進而算出所述多條位線的所述列方向上的電流總和的行方向上的電流總和。

11.根據(jù)權利要求10所述的半導體裝置，其中，所述運算部件算出與存儲于多行×多列的所述存儲單元中的數(shù)據(jù)對應的矩陣方向上的電流的總和。

12.根據(jù)權利要求9所述的半導體裝置，其中，所述運算部件包含模擬/數(shù)字轉換部件，所述模擬/數(shù)字轉換部件對所述列方向上的電流的總和或矩陣方向上的電流的總和進行模擬/數(shù)字轉換而生成多個位的數(shù)據(jù)。

13.根據(jù)權利要求12所述的半導體裝置，其中，所述寫入部件將所述多個位的數(shù)據(jù)寫入至所述存儲單元陣列的所述存儲單元中。

14.根據(jù)權利要求13所述的半導體裝置，其中，所述存儲單元陣列包含第一存儲平面及第二存儲平面，

15.根據(jù)權利要求10所述的半導體裝置，其中，所述運算部件算出在第一組位線中流動的所述列方向上的第一電流的總和及第二組位線中流動的所述列方向上的第二電流的總和，并算出所述第一電流的總和與所述第二電流的總和的差值。

技術總結
本發(fā)明提供一種半導體裝置及其運算方法，可提高AI學習等的運算能力或處理效率。本發(fā)明的閃速存儲器(100)包含NAND型或NOR型的存儲單元陣列(110)及運算處理部(190)。運算處理部(190)包含位線電流檢測部(200)、保持與檢測出的電流對應的電壓的電壓保持部(210)、將利用電壓保持部(210)保持的電壓相加的加法部(220)及對加法部(220)的相加結果進行A/D轉換的A/D轉換部(230)。運算處理部(190)能夠在存儲單元陣列的讀出時算出在位線中流動的電流的行方向和/或列方向上的總和。

技術研發(fā)人員：矢野勝
受保護的技術使用者：華邦電子股份有限公司
技術研發(fā)日：
技術公布日：2024/10/21