專利名稱：深亞微米cmos源漏制造技術(shù)中的工藝集成方法
技術(shù)領(lǐng)域：
本發(fā)明為半導(dǎo)體集成電路制造工藝技術(shù)領(lǐng)域，具體為一種深亞微米CMOS超大規(guī)模集成電路制造工藝集成方法。
背景技術(shù)：
在超大規(guī)模集成電路CMOS制造工藝中，隨著臨界工藝的不斷變小，當(dāng)最小線條尺寸位于0.09μm-0.13μm范圍時，其中有兩個問題顯得尤為突出，第一，短溝道效應(yīng)；第二，驅(qū)動能力，如何協(xié)調(diào)這兩個方面共同改進(jìn)提高，成了CMOS制造工藝中相對主要的任務(wù)。
在深亞微米0.25μm~0.18μm工藝技術(shù)中，為防止NMOS晶體管短溝道效應(yīng)并同時提高工藝的可生產(chǎn)性，人們一般在NMOS晶體管多晶圖形定義完成之后同時采用輕摻雜源漏技術(shù)(LDD)及斜角HALO注入技術(shù)，對PMOS器件不使用此種LDD結(jié)構(gòu)，以達(dá)到NMOS和PMOS特性的協(xié)調(diào)一致。
在深亞微米0.09μm~0.13μm技術(shù)中，在NMOS和PMOS晶體管多晶圖形定義完成之后都采用輕摻雜源漏技術(shù)(LDD)及斜角HALO注入技術(shù)，為了有效地降低NMOS和PMOS晶體管短溝道效應(yīng)，故輕摻雜源漏(LDD)采用較小的注入劑量，這樣源漏區(qū)的串聯(lián)電阻相應(yīng)就升高，致使晶體管的驅(qū)動能力減小。另外還有一種方法增加附加邊墻(offset spacer)技術(shù)以減小短溝道效應(yīng)，此種技術(shù)是在晶體管多晶圖形定義完成之后，先形成附加邊墻(offset spacer)，然后注入輕摻雜源漏(LDD)，再形成邊墻(spacer)，最后注入重?fù)诫s源漏(HDD)，經(jīng)快速退火的方法對晶片進(jìn)行退火后形成晶體管源漏。此種方法對退火的條件要求較高，晶體管特性對退火的條件較敏感，較高的退火溫度會形成較深的結(jié)，NMOS和PMOS晶體管短溝道效應(yīng)(SCE-short channel effect)會增加，較低的退火溫度會形成輕摻雜源漏(LDD)區(qū)域與多晶柵沒有交迭，晶體管的驅(qū)動能力大大降低。

發(fā)明內(nèi)容
本發(fā)明的目的在于提出一種能解決深亞微米NMOS和PMOS晶體管特性對退火條件的敏感性問題，以達(dá)到較小短溝道效應(yīng)(SCE)和較大驅(qū)動能力互相匹配的深亞微米CMOS源漏制造技術(shù)中的工藝集成方法。
本發(fā)明提出的深亞微米CMOS源漏制造技術(shù)中的工藝集成方法，其特點是在NMOS和PMOS晶體管多晶圖形定義完成之后，先分別注入NMOS和PMOS輕摻雜源漏(LDD)(記為離子注入1a、1b)，再形成附加邊墻(offset spacer)；然后分別注入NMOS和PMOS中摻雜源漏(MDD)(記為離子注入2a、2b)，再形成邊墻(spacer)；最后分別注入NMOS和PMOS重?fù)诫s源漏(HDD)(記為離子注入3a、3b)，用快速退火的方法對晶片進(jìn)行退火，形成晶體管源漏，上述步驟中退火溫度為1000至1100攝氏度，退火時間為1秒至10秒。
本發(fā)明的原理是當(dāng)晶體管中引入附加邊墻(offset spacer)和邊墻(spacer)及輕摻雜源漏(LDD)結(jié)構(gòu)時短溝道效應(yīng)和驅(qū)動能力的矛盾敏感性對退火的要求更高，也就是說更容易受到工藝波動的影響，本發(fā)明所要解決的主要問題是減少退火敏感性對晶體管特性的影響，提高工藝的穩(wěn)定性。
本發(fā)明所采用的是三結(jié)注入技術(shù)，第一步如圖1，在NMOS和PMOS晶體管多晶圖形定義完成之后，附加邊墻(offset spacer)形成前，分別用光刻膠掩蔽PMOS區(qū)域注入NMOS輕摻雜源漏(LDD)，注入N型雜質(zhì)，能量為0.5Kev~3Kev，劑量為1e14~3e14；掩蔽NMOS區(qū)域以注入PMOS輕摻雜源漏(LDD)，注入P型雜質(zhì)，能量為0.5Kev~3Kev，劑量為1e14-5e14，此工藝步驟可使晶體管的短溝道效應(yīng)(SCE)減到最低。第二步如圖2，在附加邊墻(offset spacer)形成后、邊墻(spacer)形成前，分別用光刻膠掩蔽PMOS區(qū)域注入NMOS中摻雜源漏(MDD)，注入N型雜質(zhì)，能量為0.5Kev~3Kev，劑量為1e15~2e15，掩蔽NMOS區(qū)域以注入PMOS中摻雜源漏(MDD)，注入P型雜質(zhì)，能量為0.5Kev~3Kev，劑量為1e15~2e15，此工藝步驟可獲得較低的晶體管的源漏電阻，大大增加晶體管的驅(qū)動能力，第三步如圖3，在邊墻(spacer)形成后，分別用光刻膠掩蔽PMOS區(qū)域注入NMOS高濃度摻雜源漏(HDD)能量為2Kev~10Kev，劑量為2e15~4e15；掩蔽NMOS區(qū)域以注入PMOS高濃度摻雜源漏(HDD)2Kev~10Kev，劑量為2e15~4e15。
與以前的源漏形成方式比，在本發(fā)明中雖然多采用了兩次光刻步驟，但工藝的穩(wěn)定性得到了顯著的提高，此工藝同樣也適用于更小臨界尺寸(CD)的晶體管。


圖1，晶體管多晶圖形定義完成之后，附加邊墻(offset spacer)形成前的輕摻雜源漏(LDD)注入。
圖2，在附加邊墻(offset spacer)形成后，邊墻(spacer)形成前中摻雜源漏(MDD)注入。
圖3，邊墻(spacer)形成后高濃度摻雜源漏(HDD)。
圖4，經(jīng)快速退火的方法對晶片進(jìn)行退火后形成晶體管源漏。
圖中標(biāo)號1表示輕摻雜源漏(LDD)注入1a或1b；2表示多晶(poly)；3表示襯底(substrate)；4表示中摻雜源漏(MDD)注入2a或2b；5表示注入高濃度摻雜源漏(HDD)3a或3b。
具體實施例方式
本發(fā)明的具體實施步驟如下在單晶硅襯底上已經(jīng)完成有源區(qū)域間的隔離，并完成P阱和N阱工藝及NMOS和PMOS晶體管的域值調(diào)節(jié)；1.在步驟1的基礎(chǔ)上已經(jīng)完成了柵氧化工藝及多晶模塊工藝，包括多晶硅薄膜的淀積，光刻和刻蝕，即晶體管柵區(qū)域的定義；2.用LPCVD方法淀積一氧化層薄膜，使晶體管源漏區(qū)域上形成一5nm氧化膜阻擋層。
3.對晶片進(jìn)行光刻，用光刻膠掩蔽PMOS晶體管；4.對整個晶片進(jìn)行N型雜質(zhì)的離子注入(N-LDD注入1a)，使用As離子源，注入能量為1Kev，注入計量為每平方厘米1e14，見附圖1；5.用等離子去膠方法(干法)及腐蝕液方法(濕法)去除光刻膠；6.對晶片進(jìn)行光刻，用光刻膠掩蔽NMOS晶體管；7.對整個晶片進(jìn)行P型雜質(zhì)的離子注入(P-LDD注入1b)，使用BF2離子源，注入能量為1Kev，注入劑量為每平方厘米5e14；8.用等離子去膠方法(干法)及腐蝕液方法(濕法)去除光刻膠；9.用RTCVD(700℃)或PECVD(400℃)方法淀積一10nm氮化硅(SiN)，隨后對氮化硅進(jìn)行選擇刻蝕，以形成晶體管附加邊墻(offset spacer)；10.對晶片進(jìn)行光刻，用光刻膠掩蔽PMOS晶體管；11.對整個晶片進(jìn)行N型雜質(zhì)的離子注入(N-MDD注入2a)，見附圖1；12.用等離子去膠方法(干法)及腐蝕液方法(濕法)去除光刻膠；13.對晶片進(jìn)行光刻，用光刻膠掩蔽NMOS晶體管；14.對整個晶片進(jìn)行P型雜質(zhì)的離子注入(P-MDD注入2b)，使用BF2離子源，注入能量為1Kev，注入劑量為每平方厘米1e15或；使用B離子源，注入能量為0.5Kev，注入劑量為每平方厘米1e15，用等離子去膠方法(干法)及腐蝕液方法(濕法)去除光刻膠；15.用PECVD(400℃)方法淀積一15nm二氧化硅(SiO2)，然后用RTCVD(700℃)或PECVD(400℃)方法淀積100nm氮化硅(SiN)，隨后對氮化硅進(jìn)行選擇刻蝕，以形成晶體管邊墻(spacer)；16.對晶片進(jìn)行光刻，用光刻膠掩蔽PMOS晶體管；
17.對整個晶片進(jìn)行N型雜質(zhì)的離子注入(N-HDD注入3a)，使用As離子源，注入能量為3Kev，注入劑量為每平方厘米2e15，或注入能量為5Kev，注入劑量為每平方厘米4e15，以形成NMOS晶體管高摻雜源漏區(qū)；18.用等離子去膠方法(干法)及腐蝕液方法(濕法)在離子注入完成后去除光刻膠。
19.用快速退火的方法對晶片進(jìn)行退火，退火溫度為1000或1100攝氏度，退火時間為1秒或10，以保證晶體管的柵耗盡特性能滿足要求；20.對晶片進(jìn)行光刻，用光刻膠掩蔽NMOS晶體管。隨后對晶片進(jìn)行P型雜質(zhì)的離子注入(P-HDD注入3b)，使用BF2離子源，注入能量為3Kev，注入劑量為每平方厘米2e15，或注入能量為5Kev，注入劑量為每平方厘米4e15，以完成PMOS晶體管高摻雜源漏的注入；21.用等離子去膠方法(干法)及腐蝕液方法(濕法)去除光刻膠；22.用快速退火的方法對PMOS晶體管源漏進(jìn)行退火退火溫度為1000或1100攝氏度，退火時間為1秒或10秒。
當(dāng)所有工藝步驟完成之后，晶體管的剖面圖如圖4所示。
權(quán)利要求
1.一種集成電路深亞微米源漏制造技術(shù)中的工藝集成方法，其特征在于在NMOS和PMOS晶體管多晶圖形定義完成之后，在附加邊墻形成以前，分別引入NMOS和PMOS輕摻雜源漏(LDD)離子的注入，記為離子注入1a和1b；在附加邊墻形成以后，分別引入NMOS和PMOS中摻雜源漏(MDD)離子的注入，記為離子注入2a和2b；晶體管邊墻形成以后，在邊墻兩側(cè)源漏區(qū)域引入重?fù)诫s源漏(HDD)離子的注入，記為離子注入3a和3b；上述摻雜注入后，對晶片進(jìn)行快速退火，以保證晶體管的柵耗盡特性能滿足要求。
2.根據(jù)權(quán)利要求1所述的工藝集成方法，其特征是，上述快速退火的溫度為1000至1100攝氏度，退火時間為1秒至10秒。
3.根據(jù)權(quán)利要求1所述的工藝集成方法，其特征是上述離子注入的能量為0.5Kev～5Kev。
4.根據(jù)權(quán)利要求1所述的工藝集成方法，其特征是上述1a的離子注入劑量為每平方厘米1e14～3e14。
5.根據(jù)權(quán)利要求1所述的工藝集成方法，其特征是上述1b的離子注入劑量為每平方厘米1e14～5e14。
6.根據(jù)權(quán)利要求1所述的工藝集成方法，其特征是上述2a、2b的離子注入劑量為每平方厘米1e15～2e15。
7.根據(jù)權(quán)利要求1所述的工藝集成方法，其特征是上述3a、3b的離子注入劑量為每平方厘米2e15～4e15。
全文摘要
本發(fā)明涉及一種集成電路亞微米源漏制造技術(shù)中的工藝集成方法。0.09μm至0.13μmCMOS制造工藝采用LDD，附加邊墻，MDD，邊墻，HDD三結(jié)結(jié)構(gòu)，在附加邊墻形成前后分別對NMOS和PMOS注入一定劑量和能量的N型和P型雜質(zhì)，在高摻雜注入后使用RTP高溫快速退火，以保證晶體管的柵耗盡特性。本發(fā)明主要是減小退火敏感性對晶體管特性的影響，提高工藝的穩(wěn)定性。
文檔編號H01L21/70GK1547255SQ20031010945
公開日2004年11月17日 申請日期2003年12月16日 優(yōu)先權(quán)日2003年12月16日
發(fā)明者周偉, 周 偉 申請人:上海華虹(集團(tuán))有限公司, 上海集成電路研發(fā)中心有限公司