本發(fā)明涉及一種邏輯電路單粒子效應(yīng)測試方法，尤其涉及一種基于觸發(fā)器鏈的邏輯電路單粒子效應(yīng)測試方法。

背景技術(shù)：

空間以及高能物理實驗中存在的很多高能粒子對工作在這些環(huán)境中的電子系統(tǒng)有嚴(yán)重的可靠性威脅。其中的單粒子效應(yīng)對集成電路的可靠性影響隨著集成電路工藝節(jié)點的提高變得越來越嚴(yán)重。微處理器中的邏輯電路既受到發(fā)生在觸發(fā)器等時序單元的單粒子翻轉(zhuǎn)影響，也受到發(fā)生在組合邏輯單元的單粒子瞬態(tài)的威脅。

隨著集成電路工藝節(jié)點的提高，邏輯電路的工作頻率不斷增加，流水線技術(shù)的邏輯深度也在增大，即有更多級的觸發(fā)器在同一個邏輯路徑上。這種趨勢導(dǎo)致觸發(fā)器的單粒子翻轉(zhuǎn)受時間屏蔽效應(yīng)的影響變得嚴(yán)重，而且具有頻率相關(guān)性。與此同時，邏輯電路的組合邏輯的單粒子瞬態(tài)效應(yīng)本身由于受到觸發(fā)器的窗口屏蔽影響，也具有頻率相關(guān)性。這就導(dǎo)致在不同頻率下兩種單粒子效應(yīng)產(chǎn)生的軟錯誤由于均具有頻率相關(guān)性而無法直接區(qū)分開來，給邏輯電路的單粒子效應(yīng)實驗測試和分析帶來困難。實驗研究上，選用帶有組合邏輯的多級數(shù)觸發(fā)器鏈作為邏輯電路代表，既可以反映一般邏輯電路的結(jié)構(gòu)，又可以降低了實驗測試的難度。因此基于觸發(fā)器鏈的邏輯電路單粒子效應(yīng)測試與實驗結(jié)果的準(zhǔn)確分析具有代表性也具有重要的意義。

由于觸發(fā)器的固有延遲和組合邏輯單元的邏輯延遲，前級觸發(fā)器的輸出信號需要經(jīng)過一定的時間延遲后才能在恰當(dāng)?shù)臅r鐘沿被后級觸發(fā)器接收并且保存。在觸發(fā)器鏈的允許工作時鐘頻率范圍內(nèi)，觸發(fā)器鏈輸入的信號都可以從前級觸發(fā)器傳遞到后級觸發(fā)器，沒有時序上的違例，即觸發(fā)器建立時間違例。但是，由于單粒子翻轉(zhuǎn)可以在一個時鐘周期內(nèi)的任意時刻發(fā)生發(fā)生在某一級觸發(fā)器內(nèi)，所以可能導(dǎo)致某些單粒子翻轉(zhuǎn)的信號因為無法滿足下一級觸發(fā)器的建立時間要求，即觸發(fā)器建立時間違例而無法傳遞到下一級觸發(fā)器，這就是觸發(fā)器的單粒子翻轉(zhuǎn)時間屏蔽效應(yīng)。這種效應(yīng)具有時鐘頻率相關(guān)性：頻率越高，觸發(fā)器單粒子翻轉(zhuǎn)被屏蔽的概率越大，而且隨頻率是線性的變化關(guān)系。然而，由于觸發(fā)器的主從級鎖存器在負(fù)載端一般會有區(qū)別，比如負(fù)載的寄生電容不一樣，所以它們的單粒子翻轉(zhuǎn)截面有差異；同時主從級鎖存器受到單粒子翻轉(zhuǎn)的時間屏蔽效應(yīng)的影響在時序上有差異：隨著頻率增加，從級鎖存器的單粒子翻轉(zhuǎn)先逐漸被屏蔽，當(dāng)它被完全屏蔽后，主級鎖存器的單粒子翻轉(zhuǎn)才開始被逐漸屏蔽。主從鎖存器的這兩種差異會使得單粒子翻轉(zhuǎn)的屏蔽結(jié)果隨頻率的變化在某個頻率點處產(chǎn)生轉(zhuǎn)折。這個頻率轉(zhuǎn)折點與觸發(fā)器的固有延遲時間以及組合邏輯延遲時間有關(guān)系。

國內(nèi)外現(xiàn)有的基于觸發(fā)器鏈的邏輯電路單粒子效應(yīng)測試方法，雖然做了不同頻率的單粒子效應(yīng)測試，但是在結(jié)果分析時卻完全忽略了觸發(fā)器單粒子翻轉(zhuǎn)的時間屏蔽效應(yīng)，認(rèn)為觸發(fā)器的單粒子翻轉(zhuǎn)引起的軟錯誤近似于觸發(fā)器準(zhǔn)靜態(tài)或者低頻率下的單粒子軟錯誤截面，而不隨頻率變化。同時把不同頻率下的總單粒子軟錯誤截面減去準(zhǔn)靜態(tài)的結(jié)果得到相應(yīng)頻率下組合邏輯的單粒子軟錯誤截面。如文獻(xiàn)“Chia‐Hsiang Chen,et al.“Characterization of Heavy‐Ion‐Induced Single‐Event Effects in 65nm Bulk CMOS ASIC Test Chips”,IEEE Trans Nucl.Sci.,vol.61,no.5,Oct.2014.”。

技術(shù)實現(xiàn)要素：

為了解決背景技術(shù)中所存在的技術(shù)問題，本發(fā)明提出了基于觸發(fā)器鏈的邏輯電路單粒子效應(yīng)測試方法，解決了現(xiàn)有觸發(fā)器鏈單粒子效應(yīng)測量和分析方法中未考慮觸發(fā)器單粒子翻轉(zhuǎn)的時間屏蔽效應(yīng)及其頻率相關(guān)性的問題。同時，準(zhǔn)確區(qū)分了在不同頻率下組合邏輯單粒子瞬態(tài)和觸發(fā)器單粒子翻轉(zhuǎn)引起的軟錯誤，為實驗上準(zhǔn)確評估邏輯電路中組合邏輯和觸發(fā)器的單粒子敏感性提供方法支撐，實現(xiàn)邏輯電路抗單粒子瞬態(tài)和單粒子翻轉(zhuǎn)性能的考核。

本發(fā)明的技術(shù)解決方案是：一種基于觸發(fā)器鏈的邏輯電路單粒子效應(yīng)測試方法，其特殊之處在于：包括以下步驟：

1】基于某個工藝節(jié)點設(shè)計多級數(shù)觸發(fā)器鏈；所述多級數(shù)觸發(fā)器鏈包括觸發(fā)器和組合邏輯單元；

2】對觸發(fā)器鏈進(jìn)行版圖設(shè)計，再進(jìn)行版圖寄生參數(shù)提??；所述寄生參數(shù)包括寄生電阻和寄生電容；然后對提取寄生參數(shù)后的電路接著進(jìn)行電路仿真；選擇其中一級觸發(fā)器通過仿真得到觸發(fā)器建立時間Tsetup、觸發(fā)器輸入信號從時鐘跳變沿傳到輸出的延遲時間Tclk_q以及其中一級組合邏輯單元的延遲時間Tlogic；通過公式(1)計算得到觸發(fā)器鏈的觸發(fā)器單粒子翻轉(zhuǎn)時間屏蔽效應(yīng)的屏蔽時間及轉(zhuǎn)折點頻率；

Tmask＝Tlogic+Tsetup+Tclk_q(1)

所述轉(zhuǎn)折點頻率為1/(2Tmask)；

3】利用某個LET值的重離子輻射源進(jìn)行單粒子效應(yīng)實驗；開展不同頻率的單粒子軟錯誤截面測量實驗，覆蓋的頻率范圍從低到高；

4】通過FPGA外部設(shè)備調(diào)制周期信號，得到兩種特殊的低頻重復(fù)脈沖時鐘信號用于測量觸發(fā)器鏈的主級和從級鎖存器單粒子翻轉(zhuǎn)軟錯誤截面；進(jìn)而得到觸發(fā)器主從鎖存器的單粒子翻轉(zhuǎn)截面比值∈；

因為這樣的特殊時鐘既保證觸發(fā)器的主鎖存器或者從鎖存器在大部分時鐘內(nèi)處于保持狀態(tài)，對單粒子翻轉(zhuǎn)敏感，同時它產(chǎn)生的單粒子翻轉(zhuǎn)軟錯誤，又可以在每個重復(fù)時鐘周期內(nèi)傳播到觸發(fā)器鏈的最終輸出端，被外部測量設(shè)備探測到；

5】通過下列公式(2)、公式(3)計算不同頻率下的觸發(fā)器單粒子翻轉(zhuǎn)的時間敏感因子TVF；

當(dāng)工作頻率小于1/(2Tmask)時，

當(dāng)工作頻率大于1/(2Tmask)時，

6】通過步驟3】測得的不同頻率下多級觸發(fā)器鏈總的單粒子軟錯誤截面，然后對實驗結(jié)果進(jìn)行線性擬合，就得到了不同頻率下觸發(fā)器鏈總的單粒子軟錯誤截面；首先需要判斷實驗測試的頻率是否達(dá)到了轉(zhuǎn)折點頻率，如果沒有達(dá)到，則直接進(jìn)行擬合；如果超過轉(zhuǎn)折點頻率，則需要在轉(zhuǎn)折點頻率前后區(qū)間分別進(jìn)行線性擬合。

再把不同頻率下觸發(fā)器鏈總的單粒子軟錯誤截面減去步驟5】中外推得到的觸發(fā)器單粒子翻轉(zhuǎn)在不同頻率下引起的軟錯誤截面，就得到多級觸發(fā)器鏈中組合邏輯單元單粒子瞬態(tài)引起的軟錯誤截面；

步驟2】中所述觸發(fā)器包括主級鎖存器和從級鎖存器；所述觸發(fā)器還包括時鐘輸入端和數(shù)據(jù)輸入端，以及一個數(shù)據(jù)輸出端；在時鐘為低電平時，主鎖存器處于開啟狀態(tài)，輸入數(shù)據(jù)有效，從鎖存器處于保持狀態(tài)，輸入數(shù)據(jù)無效；相反，在時鐘為高電平時，主鎖存器處于保持狀態(tài)，而從鎖存器處于開啟狀態(tài)；所述觸發(fā)器在時鐘上升沿處采集輸入的數(shù)據(jù)，數(shù)據(jù)經(jīng)過一定延遲傳到到輸出端；

步驟2】中所述的組合邏輯單元包括反相器鏈及與非門鏈等各種類型。

步驟3】中采用開蓋芯片。

本發(fā)明的優(yōu)點是：本發(fā)明提供的技術(shù)方案可以實現(xiàn)某個工藝節(jié)點下，觸發(fā)器和組合邏輯單元在不同頻率下的單粒子翻轉(zhuǎn)截面測量。本發(fā)明技術(shù)解決方案結(jié)合實驗和仿真，準(zhǔn)確評估了基于觸發(fā)器鏈的邏輯電路的單粒子效應(yīng)敏感性。通過本發(fā)明可以為邏輯電路的單粒子效應(yīng)實驗考核以及實驗結(jié)果分析提供技術(shù)方法支撐，為觸發(fā)器加固、組合邏輯加固方法的實驗驗證提供保證。

附圖說明

圖1為基于觸發(fā)器鏈的邏輯電路單粒子效應(yīng)測試方法的主要示意圖；

圖2為3級觸發(fā)器鏈?zhǔn)疽鈭D；

圖3為主從式觸發(fā)器原理圖；

圖4為多級反相器鏈；

圖5為多級與非門鏈；

圖6為用于測量觸發(fā)器主從鎖存器單粒子翻轉(zhuǎn)軟錯誤截面的低頻重復(fù)脈沖信號；

圖7為體硅40‐nm工藝多級觸發(fā)器鏈低頻測試得到的每一級觸發(fā)器alpha單粒子翻轉(zhuǎn)截面、從鎖存器alpha單粒子翻轉(zhuǎn)截面以及主鎖存器alpha單粒子翻轉(zhuǎn)截面圖；

圖8為0.9V工作電壓下，體硅40‐nm工藝多級觸發(fā)器鏈的每一集組合邏輯alpha單粒子瞬態(tài)、觸發(fā)器alpha單粒子翻轉(zhuǎn)以及總的alpha單粒子軟錯誤截面隨頻率變化圖。

具體實施方式

基于觸發(fā)器鏈的邏輯電路單粒子效應(yīng)測試方法的主要示意圖如圖1所示，具體設(shè)計如下：

步驟1.基于某個工藝節(jié)點設(shè)計多級數(shù)觸發(fā)器鏈，比如選取體硅40‐nm工藝節(jié)點。選取的級數(shù)要足夠多，比如1000級，以保證觸發(fā)器鏈的單粒子敏感截面足夠大，從而保證在有限的單粒子效應(yīng)實驗時間內(nèi)獲得有統(tǒng)計意義的單粒子軟錯誤計數(shù)。3級的觸發(fā)器鏈?zhǔn)疽鈭D如圖2所示，包括觸發(fā)器和組合邏輯單元。設(shè)計的主從式觸發(fā)器如圖3所示。而相鄰觸發(fā)器之間均放置相同的組合邏輯單元，如圖4所示的反相器鏈或者圖5所示的與非門鏈等。組合邏輯單元的規(guī)?？梢愿鶕?jù)實驗研究的需要，相應(yīng)地選取。觸發(fā)器鏈允許時鐘工作的上限頻率與組合邏輯單元的延遲時間有關(guān)系。延遲越大，時鐘上限頻率越低。

步驟2.對觸發(fā)器鏈進(jìn)行版圖設(shè)計，再進(jìn)行版圖寄生參數(shù)提取，包括寄生電阻和寄生電容。對提取寄生參數(shù)后的電路接著進(jìn)行電路仿真，即后仿真。選擇其中一級觸發(fā)器通過仿真得到觸發(fā)器建立時間Tsetup、觸發(fā)器輸入信號從時鐘跳變沿傳到輸出的延遲時間Tclk_q以及其中一級組合邏輯單元的延遲時間Tlogic。由于觸發(fā)器鏈每一級的觸發(fā)器和組合邏輯單元設(shè)計都相同，因此選取觸發(fā)器鏈任一級的仿真結(jié)果都能代表每一級觸發(fā)器和組合邏輯單元的電學(xué)性能。計算得到觸發(fā)器鏈的觸發(fā)器單粒子翻轉(zhuǎn)時間屏蔽效應(yīng)的屏蔽時間Tmask＝Tlogic+Tsetup+Tclk_q，以及轉(zhuǎn)折點頻率1/(2Tmask)。在不同的電路工作電壓或工作溫度條件下進(jìn)行重復(fù)的仿真，即可得到這些電學(xué)參數(shù)在不同條件下的值。表1給出了一個用圖3所示觸發(fā)器以及圖4所示的20級反相器鏈作組合邏輯單元構(gòu)成的觸發(fā)器鏈在不同工作電壓和室溫下的后仿真結(jié)果。隨著工作電壓的降低，觸發(fā)器單粒子翻轉(zhuǎn)的屏蔽時間增加，而轉(zhuǎn)折點頻率則相應(yīng)地減小。

步驟3.版圖設(shè)計好的芯片進(jìn)行流片，之后采用可以開蓋的陶瓷進(jìn)行封裝。利用某個LET值的重離子輻射源進(jìn)行單粒子效應(yīng)實驗。開展不同頻率的單粒子軟錯誤截面測量實驗，覆蓋的頻率范圍從低到高。低頻測試如10kHz的時鐘頻率，可以近似為準(zhǔn)靜態(tài)的截面測試，代表觸發(fā)器鏈中觸發(fā)器單粒子翻轉(zhuǎn)截面。而高頻測試取一系列頻率點，最高頻率取決于實驗外部設(shè)備如方波信號發(fā)生器能提供的最高頻率或者芯片內(nèi)部如鎖相環(huán)等能提供的上限頻率，當(dāng)然也受到觸發(fā)器鏈本身允許工作的時鐘頻率的限制。

步驟4.通過FPGA等外部設(shè)備調(diào)制周期信號，得到兩種特殊的低頻重復(fù)脈沖時鐘信號，如圖6所示，比如1kHz的重復(fù)頻率。一種是低電平占時鐘絕大部分時間段，比如99％的比例。剩余的小部分時間段，如1％，是高頻的周期信號，且周期的數(shù)量不小于多級數(shù)觸發(fā)器鏈的級數(shù)。舉例來說，對于1kHz的特殊低頻重復(fù)脈沖時鐘信號，1％時間對應(yīng)的是高頻周期信號，假設(shè)多級數(shù)觸發(fā)器鏈的級數(shù)為1000級，那么這段1％的高頻周期信號的頻率至少需要1000/(1ms×1％)＝100MHz。利用這樣的特殊時鐘信號測量觸發(fā)器鏈的從鎖存器單粒子翻轉(zhuǎn)軟錯誤截面。因為這種時鐘既保證觸發(fā)器的從鎖存器在大部分時鐘內(nèi)處于保持狀態(tài)，對單粒子翻轉(zhuǎn)敏感，同時它產(chǎn)生的單粒子翻轉(zhuǎn)軟錯誤，又可以在每個重復(fù)時鐘周期內(nèi)傳播到觸發(fā)器鏈的最終輸出端，被外部測量設(shè)備探測到。相反，另一種高電平占時鐘絕大部分時間段的時鐘信號(602)，則用來測量觸發(fā)器主鎖存器的單粒子翻轉(zhuǎn)軟錯誤截面。這樣，就可以從實驗上分別測量得到觸發(fā)器主從鎖存器的單粒子翻轉(zhuǎn)截面，及其比值∈。圖7給出了體硅40‐nm工藝多級觸發(fā)器鏈的每一級主從級鎖存器alpha單粒子軟錯誤截面及準(zhǔn)靜態(tài)alpha單粒子軟錯誤測試結(jié)果，即觸發(fā)器單粒子翻轉(zhuǎn)截面。由于在觸發(fā)器的單粒子軟錯誤截面準(zhǔn)靜態(tài)測試中時鐘高低電平各占一半，所以其有效截面應(yīng)該是主從鎖存器截面的平均值?？梢钥闯鰣D7給出的測量結(jié)果近似符合這一關(guān)系。

步驟5.考慮觸發(fā)器單粒子翻轉(zhuǎn)的時間屏蔽效應(yīng)及其頻率相關(guān)性，把實驗中低頻或者準(zhǔn)靜態(tài)測到的單粒子軟錯誤截面，即觸發(fā)器單粒子翻轉(zhuǎn)軟錯誤截面外推到不同頻率下。具體是利用觸發(fā)器單粒子翻轉(zhuǎn)的時間屏蔽效應(yīng)，先計算不同頻率下的觸發(fā)器單粒子翻轉(zhuǎn)的時間敏感因子TVF：當(dāng)工作頻率小于1/(2Tmask)時，當(dāng)工作頻率大于1/(2Tmask)時，而觸發(fā)器鏈在不同頻率下單粒子翻轉(zhuǎn)軟錯誤截面就等于準(zhǔn)靜態(tài)翻轉(zhuǎn)截面乘以TVF。

步驟6.把多級觸發(fā)器鏈在不同頻率下總的單粒子軟錯誤截面減去步驟5外推得到的觸發(fā)器單粒子翻轉(zhuǎn)在不同頻率下引起的軟錯誤截面，就得到了多級觸發(fā)器鏈中組合邏輯單元單粒子瞬態(tài)引起的軟錯誤截面。為了得到觸發(fā)器鏈在不同頻率下總的單粒子軟錯誤截面，需要對步驟3中得到的離散實驗結(jié)果進(jìn)行線性擬合。但是線性擬合之前，要先判斷實驗測試的頻率是否達(dá)到了轉(zhuǎn)折點頻率，如果沒有達(dá)到，則直接進(jìn)行擬合；如果超過轉(zhuǎn)折點頻率，則需要在轉(zhuǎn)折點頻率前后區(qū)間分別進(jìn)行線性擬合。圖8給出了0.9V工作電壓下，體硅40‐nm工藝多級觸發(fā)器鏈的每一級組合邏輯alpha單粒子瞬態(tài)、觸發(fā)器alpha單粒子翻轉(zhuǎn)以及總的alpha單粒子軟錯誤截面隨頻率的變化圖。由于實驗測試中的時鐘頻率沒有超過轉(zhuǎn)折點頻率(620MHz，如表1所示)，所以圖8給出的總的軟錯誤截面只需要一個線性擬合區(qū)間。

步驟7.上述實施方式為本發(fā)明的一個較佳的實施方式，但是本發(fā)明的實施不受上面的實例限制，比如觸發(fā)器種類的選取，組合邏輯單元的選擇，重離子輻照源的選擇等。其它任何未背離本發(fā)明的精神實質(zhì)與原理下做的改變、修飾、組合簡化等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。

表1：20級組合邏輯單元的觸發(fā)器鏈相應(yīng)的電學(xué)參數(shù)仿真結(jié)果(室溫條件下的版圖后仿真)