本發(fā)明涉及半導體制造技術(shù)領(lǐng)域，特別涉及一種半導體結(jié)構(gòu)的形成方法。

背景技術(shù)：

隨著超大規(guī)模集成電路工藝技術(shù)的不斷進步，半導體器件的特征尺寸不斷縮小，芯片面積持續(xù)增大，互連結(jié)構(gòu)的延遲時間已經(jīng)可以與器件門延遲時間相比較。人們面臨著如何克服由于連接長度的急速增長而帶來的RC(R指電阻，C指電容)延遲顯著增加的問題。特別是由于金屬布線間電容的影響日益嚴重，造成器件性能大幅度下降，已經(jīng)成為半導體工業(yè)進一步發(fā)展的關(guān)鍵制約因素。為了減小互連造成的RC延遲，現(xiàn)已采用了多種措施。

互連結(jié)構(gòu)之間的寄生電容和互連電阻造成了信號的傳輸延遲。由于銅具有較低的電阻率，優(yōu)越的抗電遷移特性和高的可靠性，能夠降低金屬的互連電阻，進而減小總的互連延遲效應(yīng)，現(xiàn)已由常規(guī)的鋁互連改變?yōu)榈碗娮璧你~互連。同時降低互連之間的電容同樣可以減小延遲，而寄生電容C正比于電路層絕緣介質(zhì)的相對介電常數(shù)k，因此使用低k材料作為不同電路層的絕緣介質(zhì)代替?zhèn)鹘y(tǒng)的SiO₂介質(zhì)已成為滿足高速芯片的發(fā)展的需要。

然而，現(xiàn)有技術(shù)形成的半導體結(jié)構(gòu)的電學性能仍有待提高。

技術(shù)實現(xiàn)要素：

本發(fā)明解決的問題是提供一種半導體結(jié)構(gòu)的形成方法，改善半導體結(jié)構(gòu)的電學性能。

為解決上述問題，本發(fā)明提供一種半導體結(jié)構(gòu)的形成方法，包括：提供基底，所述基底內(nèi)形成有底層金屬層，且所述基底暴露出所述底層金屬層頂部表面；形成覆蓋所述基底表面以及底層金屬層頂部表面的介質(zhì)層，所述介質(zhì)層的材料具有多孔結(jié)構(gòu)；在所述介質(zhì)層表面形成圖形化的掩膜層；以所述圖形化的掩膜層為掩膜刻蝕所述介質(zhì)層，形成貫穿所述介質(zhì)層的開口，且所述開口底部暴露出底層金屬層頂部表面；采用含碳氣體對所述開口進行第一 刻蝕后處理，在所述開口側(cè)壁表面形成密封層；在形成所述密封層之后，采用濕法刻蝕工藝刻蝕去除所述圖形化的掩膜層；形成填充滿所述開口的導電層，且所述導電層頂部與介質(zhì)層頂部齊平。

可選的，所述密封層中含有碳原子。

可選的，所述含碳氣體為CH₄、CHF₃、CH₃F或CF₃I。

可選的，所述含碳氣體為CH₄，所述第一刻蝕后處理的工藝參數(shù)包括：CH₄流量為50sccm至500sccm，Ar流量為0sccm至500sccm，N₂流量為0sccm至200sccm，腔室壓強為5毫托至500毫托，源功率為100瓦至1000瓦，偏置功率為0瓦至500瓦。

可選的，所述開口內(nèi)形成有聚合物雜質(zhì)，所述聚合物雜質(zhì)中含有碳離子和氟離子。

可選的，在進行所述第一刻蝕后處理之前或在進行所述第一刻蝕后處理的同時，還包括步驟：對所述開口進行第二刻蝕后處理，所述第二刻蝕后處理適于去除所述聚合物雜質(zhì)中的碳離子。

可選的，所述第二刻蝕后處理采用的氣體為N₂，工藝參數(shù)包括：N₂流量為50sccm至500sccm，腔室壓強為5毫托至500毫托，源功率為100瓦至1000瓦，偏置功率為0瓦至500瓦。

可選的，在進行所述第一刻蝕后處理之后或進行所述第一刻蝕后處理的同時，還包括步驟：對所述開口進行第三刻蝕后處理，所述第三刻蝕后處理適于去除開口底部的聚合物雜質(zhì)中的氟離子。

可選的，所述第三刻蝕后處理采用的氣體為NH₃，工藝參數(shù)包括：NH₃流量為50sccm至500sccm，Ar流量為0sccm至500sccm，N₂流量為0sccm至200sccm，腔室壓強為5毫托至500毫托，源功率為100瓦至1000瓦，偏置功率為0瓦至500瓦。

可選的，在形成所述導電層之前，對所述開口進行濕法清洗處理，所述濕法清洗處理刻蝕去除所述密封層。

可選的，所述濕法清洗處理的清洗液體為氫氟酸溶液或雙氧水溶液。

可選的，所述介質(zhì)層的材料為低k介質(zhì)材料或超低k介質(zhì)材料。

可選的，在所述底層金屬層與介質(zhì)層之間還形成有刻蝕阻擋層，且所述開口還貫穿所述刻蝕阻擋層。

可選的，所述圖形化的掩膜層的材料為介質(zhì)掩膜材料或金屬掩膜材料，其中，金屬掩膜材料為TiN、Ta、Ti、Tu、TaN、TiN、TuN或WN。

可選的，所述圖形化的掩膜層的材料為TiN，所述濕法刻蝕工藝采用的刻蝕液體包括雙氧水溶液。

可選的，所述濕法刻蝕工藝對圖形化的掩膜層的刻蝕速率大于對所述密封層的刻蝕速率。

可選的，所述密封層還位于圖形化的掩膜層表面，且濕法刻蝕工藝對位于圖形化的掩膜層表面的密封層的刻蝕速率大于對開口側(cè)壁表面的密封層的刻蝕速率。

可選的，所述開口為單大馬士革開口、雙大馬士革開口或接觸孔。

可選的，所述開口為雙大馬士革開口，形成所述開口的工藝步驟包括：在以所述圖形化的掩膜層為掩膜刻蝕所述介質(zhì)層之前，在所述圖形化的掩膜層表面、以及圖形化的掩膜層暴露出的部分介質(zhì)層表面形成圖形層；以所述圖形層為掩膜刻蝕去除部分厚度的介質(zhì)層，在所述介質(zhì)層內(nèi)形成預開口；去除所述圖形層；以所述圖形化的掩膜層為掩膜，刻蝕位于所述預開口下方的介質(zhì)層，還刻蝕所述圖形化的掩膜層暴露出的介質(zhì)層，直至暴露出底層金屬層表面。

可選的，形成所述導電層的工藝步驟包括：形成填充滿所述開口的導電膜，所述導電膜還位于介質(zhì)層頂部表面；去除高于介質(zhì)層頂部的導電膜，形成所述導電層。

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點：

本發(fā)明提供的半導體結(jié)構(gòu)的形成方法的技術(shù)方案中，在介質(zhì)層表面形成圖形化的掩膜層之后，以圖形化的掩膜層為掩膜刻蝕介質(zhì)層，形成貫穿介質(zhì)層的開口，且開口底部暴露出底層金屬層頂部表面；采用含碳氣體對開口進 行第一刻蝕后處理，在開口側(cè)壁表面形成密封層，由于介質(zhì)層的材料具有多孔結(jié)構(gòu)，因此開口側(cè)壁表面也相應(yīng)為多孔結(jié)構(gòu)，在形成密封層的過程中碳離子填入開口側(cè)壁表面的多孔結(jié)構(gòu)中，因此形成的密封層與開口側(cè)壁表面接觸緊密，所述密封層與開口側(cè)壁表面的粘附性強，使得密封層對開口側(cè)壁表面具有很強的保護作用。由于本發(fā)明中開口側(cè)壁表面形成有與開口側(cè)壁表面緊密接觸的密封層，所述密封層保護開口側(cè)壁表面暴露在濕法刻蝕工藝環(huán)境中，因此本發(fā)明能夠采用濕法刻蝕工藝刻蝕去除圖形化的掩膜層，采用濕法刻蝕工藝去除圖形化的掩膜層能夠避免對介質(zhì)層、底層金屬層造成刻蝕損傷。

并且，由于本發(fā)明在開口內(nèi)形成導電層之前，去除了位于介質(zhì)層頂部表面的圖形化的掩膜層，使得本發(fā)明導電層實際需要填充的開口深寬比減小，從而增加了導電層的形成工藝窗口，使得形成的導電層致密度高，因此減小了導電層的電阻率，從而降低了半導體結(jié)構(gòu)的電阻。同時，由于導電層的形成工藝窗口增加了，因此形成的導電層與開口側(cè)壁表面之間的界面性能得到提高，防止導電層中的金屬離子沿著所述界面進行電遷移，從而改善半導體結(jié)構(gòu)的與時間相關(guān)介電擊穿問題。因此，本發(fā)明改善了半導體結(jié)構(gòu)的電學性能。

進一步，開口內(nèi)形成有聚合物雜質(zhì)，所述聚合物雜質(zhì)中含有碳離子和氟離子。本發(fā)明還對開口進行第二刻蝕后處理，所述第二刻蝕后處理適于去除聚合物雜質(zhì)中的碳離子。本發(fā)明還對開口進行第三刻蝕后處理，所述第三刻蝕后處理適于去除開口底部的聚合物雜質(zhì)中的氟離子，防止在濕法刻蝕工藝環(huán)境下氟離子與底層金屬層發(fā)生電化學反應(yīng)，防止底層金屬層被腐蝕。同時，第二刻蝕后處理和第三刻蝕后處理還能夠提高開口的潔凈度，為形成導電層提供良好的界面基礎(chǔ)。

更進一步，在形成導電層之前，對開口進行濕法清洗處理，所述濕法清洗處理不僅能夠進一步清洗去除開口內(nèi)的雜質(zhì)，還能夠去除位于開口側(cè)壁表面的密封層，避免所述密封層對半導體結(jié)構(gòu)的電學性能造成不良影響。

附圖說明

圖1至圖3為現(xiàn)有技術(shù)半導體結(jié)構(gòu)形成過程的剖面結(jié)構(gòu)示意圖。

圖4至圖14為本發(fā)明一實施例提供的半導體結(jié)構(gòu)形成過程的剖面結(jié)構(gòu)示意圖；

圖15至圖17為本發(fā)明又一實施例提供的半導體結(jié)構(gòu)形成過程的剖面結(jié)構(gòu)示意圖。

具體實施方式

由背景技術(shù)可知，現(xiàn)有技術(shù)形成的半導體結(jié)構(gòu)的電學性能有待提高。

在一個實施例中，半導體結(jié)構(gòu)的形成工藝包括以下步驟：、

參考圖1，提供基底100，所述基底100內(nèi)形成有底層金屬層101；在所述底層金屬層101表面以及基底100表面形成介質(zhì)層102；在所述介質(zhì)層102表面形成圖形化的掩膜層103；以所述圖形化的掩膜層103為掩膜刻蝕所述介質(zhì)層102，形成貫穿所述介質(zhì)層102的開口104，且所述開口104暴露出底層金屬層101頂部表面。

參考圖2，形成填充滿所述開口104(參考圖1)的導電膜105，且所述導電膜105還位于圖形化的掩膜層103表面。

參考圖3，研磨去除高于介質(zhì)層102頂部表面的導電膜105(參考圖2)以及圖形化的掩膜層103(參考圖2)，形成填充滿所述開口104(參考圖1)的導電層106，所述導電層106頂部與介質(zhì)層102頂部齊平。

采用上述方法形成的半導體結(jié)構(gòu)的電學性能有待提高。經(jīng)研究發(fā)現(xiàn)，上述填充滿開口104的導電膜105的工藝步驟中，形成導電膜105的工藝難度大，使得形成的導電膜105的質(zhì)量較差，因此導致導電層106的電阻率較大；并且，形成的導電膜105與開口104之間的界面性能較差，開口104可以分為上部區(qū)域、中間區(qū)域以及下部區(qū)域，特別是開口104下部區(qū)域與導電膜104之間的界面性能差的問題更為顯著，進而造成導電層106與開口104之間的界面性能差，因此半導體結(jié)構(gòu)的抗電遷移能力弱且存在時間相關(guān)介電擊穿(TDDB：Time Dependent Dielectric Breakdown)問題。

進一步研究發(fā)現(xiàn)，導致上述問題的原因在于：由于圖形化的掩膜層103具有一定的厚度，導致形成導電膜105的工藝窗口較小，導電膜105實際需 要填充的凹槽的深寬比大于開口104的深寬比，造成形成的導電膜105的質(zhì)量較差，且導電膜105與開口104之間的界面性能差。相應(yīng)的，位于開口104內(nèi)的導電層106的質(zhì)量也較差，且導電層106與開口104之間的界面性能差。

由前述分析可知，若能夠在形成導電膜之前將圖形化的掩膜層去除，那么導電膜的填充工藝窗口將增加，使得形成的導電膜質(zhì)量高且導電膜與開口之間的界面性能好。為了降低半導體結(jié)構(gòu)的RC延遲，介質(zhì)層的材料具有多孔結(jié)構(gòu)，使得介質(zhì)層的材料為低k介質(zhì)材料或超低k介質(zhì)材料。若采用干法刻蝕工藝刻蝕去除圖形化的掩膜層，那么干法刻蝕工藝容易對介質(zhì)層造成嚴重的刻蝕損傷。

為此，本發(fā)明采用一種半導體結(jié)構(gòu)的形成方法，在形成開口之后，采用含碳氣體對開口進行第一刻蝕后處理，在開口側(cè)壁表面形成密封層；由于密封層會對開口側(cè)壁表面提供保護作用，使得本發(fā)明在形成導電層之前，能夠采用濕法刻蝕工藝刻蝕去除圖形化的掩膜層，從而使形成導電層的工藝窗口增加，從而提高形成的導電層的性能，使導電層與開口側(cè)壁表面之間緊密接觸，降低半導體結(jié)構(gòu)的電阻，改善與時間相關(guān)介電擊穿問題。

為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施例做詳細的說明。

圖4至圖14為本發(fā)明一實施例提供的半導體結(jié)構(gòu)形成過程的剖面結(jié)構(gòu)示意圖。

參考圖4，提供基底200，所述基底200內(nèi)形成有底層金屬層201，且所述基底200暴露出所述底層金屬層201頂部表面；形成覆蓋所述基底200表面以及底層金屬層201表面的介質(zhì)層203。

所述基底200的材料為硅、鍺、鍺化硅、碳化硅或砷化鎵；所述基底200的材料還可以為單晶硅、多晶硅、非晶硅或絕緣體上的硅。

所述基底200表面還可以形成有若干界面層或外延層以提高半導體結(jié)構(gòu)的電學性能。所述基底200內(nèi)還可以形成有半導體器件，所述半導體器件為PMOS晶體管、NMOS晶體管、CMOS晶體管、電容器、電阻器或電感器。

本實施例中，所述基底200為硅基底。

所述底層金屬層201用于與待形成的導電層相連接，也可用于后續(xù)形成的導電層與外部或其他金屬層的電連接。所述底層金屬層201的材料為Cu、Al或W等導電材料。本實施例中，所述底層金屬層201頂部表面與基底200頂部表面齊平。在其他實施例中，所述底層金屬層頂部表面還能夠高于基底頂部表面。

在一個實施例中，所述基底200內(nèi)形成有一個底層金屬層201。在另一實施例中，所述基底200內(nèi)形成有若干個底層金屬層201，且所述底層金屬層201在平行于基底200表面方向上的尺寸相同。在其他實施例中，基底200內(nèi)形成有若干個底層金屬層201，且至少2個底層金屬層201在平行于基底200表面方向上的尺寸不同。

本實施例中，所述基底200與介質(zhì)層203之間還形成有刻蝕阻擋層202，后續(xù)形成的開口還貫穿所述刻蝕阻擋層202。所述刻蝕阻擋層202在后續(xù)起到刻蝕阻擋作用，后續(xù)刻蝕介質(zhì)層203的刻蝕工藝對刻蝕阻擋層202的刻蝕速率較小，從而起到刻蝕停止作用，防止對基底200或底層金屬層201造成過刻蝕。并且，后續(xù)刻蝕所述刻蝕阻擋層202的刻蝕工藝對底層金屬層201的刻蝕速率小，從而進一步避免對底層金屬層201造成刻蝕損傷。

所述刻蝕阻擋層202的材料與介質(zhì)層203的材料不同。所述刻蝕阻擋層202的材料為氮化硅、氮氧化硅或碳氮化硅。本實施例中，所述刻蝕阻擋層202的材料為碳氮化硅。

所述介質(zhì)層203的材料具有多孔結(jié)構(gòu)，所述具有多孔結(jié)構(gòu)的材料為低k介質(zhì)材料(低k介質(zhì)材料指相對介電常數(shù)大于等于2.6、小于等于3.9的介質(zhì)材料)或超低k介質(zhì)材料(超低k介質(zhì)材料指相對介電常數(shù)小于2.6的介質(zhì)材料)，從而可以有效的降低半導體結(jié)構(gòu)的RC延遲。

所述介質(zhì)層203的材料為SiOH、SiCOH、FSG(摻氟的二氧化硅)、BSG(摻硼的二氧化硅)、PSG(摻磷的二氧化硅)、BPSG(摻硼磷的二氧化硅)、氫化硅倍半氧烷(HSQ，(HSiO_1.5)_n)或甲基硅倍半氧烷(MSQ，(CH₃SiO_1.5)_n)。

本實施例中，所述介質(zhì)層203的材料為超低k介質(zhì)材料，所述超低k介 質(zhì)材料為SiCOH。

本實施例中，還包括步驟：在介質(zhì)層203表面形成鈍化層(未圖示)，所述鈍化層起到保護介質(zhì)層203的作用，介質(zhì)層203的晶格常數(shù)與后續(xù)形成的掩膜層的晶格常數(shù)相差較大，而鈍化層的晶格常數(shù)位于二者之間，因此鈍化層也起到過渡作用，避免由于晶格常數(shù)突變而對介質(zhì)層203施加應(yīng)力造成介質(zhì)層203變形。鈍化層的材料為氧化硅或含碳氧化硅。

后續(xù)刻蝕介質(zhì)層203形成貫穿介質(zhì)層203的開口，所述開口為單大馬士革開口或雙大馬士革開口。本實施例中，后續(xù)形成的開口包括相互貫穿的通孔以及溝槽，其中，所述通孔位于溝槽與基底200之間，且所述通孔的寬度尺寸小于溝槽的寬度尺寸。能夠采用先形成通孔后形成溝槽(via first trench last)、先形成溝槽后形成通孔(trench first via last)或同時形成通孔和溝槽(via and trench all-in one etch)的方法形成雙大馬士革開口。

本實施例以后續(xù)形成的開口為雙大馬士革開口，且采用同時形成通孔和溝槽的方法作為示例。

參考圖5，在所述介質(zhì)層203表面形成圖形化的掩膜層205，所述圖形化的掩膜層205內(nèi)形成有暴露出部分介質(zhì)層203頂部表面的第一凹槽206。

所述第一凹槽206定義出后續(xù)形成的溝槽的位置和尺寸。所述圖形化的掩膜層205為單層結(jié)構(gòu)或疊層結(jié)構(gòu)。所述圖形化的掩膜層205的材料為介質(zhì)掩膜材料或金屬掩膜材料，其中，介質(zhì)掩膜材料為SiN、SiC或SiCN，金屬掩膜材料為Ta、Ti、Tu、TaN、TiN、TuN或WN。

在一實施例中，所述圖形化的掩膜層205為介質(zhì)掩膜層的單層結(jié)構(gòu)。在另一實施例中，所述圖形化的掩膜層205為金屬掩膜層的單層結(jié)構(gòu)。在其他實施例中，所述圖形化的掩膜層205為介質(zhì)掩膜層以及位于介質(zhì)掩膜層表面的金屬掩膜層的疊層結(jié)構(gòu)。

由于后續(xù)會采用濕法刻蝕工藝刻蝕去除圖形化的掩膜層205，且濕法刻蝕工藝對圖形化的掩膜層205和介質(zhì)層203具有較大的刻蝕選擇比，為此本實施例中，圖形化的掩膜層205的材料與介質(zhì)層203的材料性質(zhì)具有較大區(qū)別，圖形化的掩膜層205的材料為金屬掩膜材料。

在一個具體實施例中，所述圖形化的掩膜層205的材料為TiN。

參考圖6，形成覆蓋于所述圖形化的掩膜層205表面以及第一凹槽206(參考圖5)暴露出的部分介質(zhì)層203表面的圖形層208，所述圖形層208內(nèi)形成有第二凹槽207。

所述第二凹槽207定義出后續(xù)形成的通孔的位置和尺寸。本實施例中，第二凹槽207的寬度尺寸小于第一凹槽206的寬度尺寸，所述第二凹槽207投影于基底200表面的圖形位于第一凹槽206投影于基底200表面的圖形內(nèi)。

本實施例中，所述圖形層208的材料為有機材料，使得后續(xù)去除圖形層208的工藝對圖形化的掩膜層206的影響小，防止圖形化的掩膜層206內(nèi)的圖形發(fā)生變化。

在一個實施例中，所述圖形層208為光刻膠層的單層結(jié)構(gòu)。在另一實施例中，所述圖形層208包括有機分布層、位于有機分布層表面的底部抗反射涂層、以及位于底部抗反射涂層表面的光刻膠層。

參考圖7，以所述圖形層208(參考圖6)為掩膜，沿第二凹槽207(參考圖6)刻蝕去除第一厚度的介質(zhì)層203，在所述介質(zhì)層203中形成預開口211。

采用干法刻蝕工藝刻蝕所述介質(zhì)層203。在一個具體實施例中，所述干法刻蝕工藝的刻蝕氣體包括CH₂F₂、C₄F₆、CF₄或CHF₃，為了減小干法刻蝕工藝對介質(zhì)層203造成的刻蝕損傷，所述干法刻蝕工藝的刻蝕氣體還可以包括O₂。

本實施例中，采用同步脈沖刻蝕工藝刻蝕去除部分厚度的介質(zhì)層203的工藝參數(shù)為：N₂流量為50sccm至200sccm，C₄F₆流量為50sccm至200sccm，Ar流量為0sccm至200sccm，CF₄流量為0sccm至100sccm，CH₂F₂流量為0sccm至100sccm，刻蝕腔室壓強為10毫托至200毫托，提供等離子體射頻功率為100瓦至500瓦，提供偏置射頻功率為0瓦至200瓦，等離子體射頻功率的占空比為10％至80％，偏置射頻功率的占空比為10％至80％。

預開口211的深度與第一厚度相同。所述預開口211的深度不宜過淺，否則后續(xù)形成的通孔的深度尺寸過小；若所述預開口211的深度過深，則后續(xù)刻蝕工藝過程中通孔會比溝槽先形成，使得底層金屬層201過早的暴露在 刻蝕環(huán)境中，對底層金屬層201造成刻蝕損傷。

為此，本實施例中，所述預開口211的深度大于等于介質(zhì)層203厚度的75％、且小于等于介質(zhì)層厚度的90％，即，第一厚度大于等于介質(zhì)層203厚度的75％、且小于等于介質(zhì)層203厚度的90％。

本實施例中，所述預開口211的剖面形貌為倒梯形，即所述預開口211頂部尺寸大于底部尺寸。在其他實施例中，所述預開口211的側(cè)壁表面也可以垂直于基底200表面。

在形成所述預開口211之后，采用灰化工藝或濕法去膠工藝去除所述圖形層208。

參考圖8，以所述圖形化的掩膜層205為掩膜，繼續(xù)刻蝕所述介質(zhì)層203，直至暴露出刻蝕阻擋層202表面；采用過刻蝕工藝刻蝕所述暴露出的刻蝕阻擋層202，直至暴露出底層金屬層201頂部表面，形成貫穿所述介質(zhì)層203的開口212，所述開口212底部暴露出底層金屬層201頂部表面。

本實施例中，以所述圖形化的掩膜層205為掩膜，刻蝕圖形化的掩膜層205暴露出的介質(zhì)層203，且刻蝕位于預開口211(參考圖6)下方的介質(zhì)層203，所述開口212包括相互貫穿的通孔和溝槽，其中，所述通孔位于溝槽和基底200之間，且所述通孔的寬度尺寸小于溝槽的寬度尺寸。

本實施中，所述開口212內(nèi)形成有聚合物雜質(zhì)，且所述聚合物雜質(zhì)包括碳基聚合物雜質(zhì)和氟基聚合物雜質(zhì)。這是由于：在形成所述開口212的刻蝕工藝過程中，刻蝕氣體與介質(zhì)層203的材料發(fā)生化學反應(yīng)形成反應(yīng)副產(chǎn)物，刻蝕氣體還會與圖形層208(參考圖6)的材料發(fā)生化學反應(yīng)形成反應(yīng)副產(chǎn)物；所述反應(yīng)副產(chǎn)物中包括含氟基聚合物雜質(zhì)以及碳基聚合物雜質(zhì)，部分反應(yīng)副產(chǎn)物隨著刻蝕氣體的流動而被帶離刻蝕腔室，另一部分反應(yīng)副產(chǎn)物在重力作用下掉落在開口212內(nèi)，從而在開口212內(nèi)形成聚合物雜質(zhì)，所述聚合物雜質(zhì)中含有碳離子和氟離子。

參考圖9，對所述開口212進行第二刻蝕后處理232，所述第二刻蝕后處理232適于去除所述聚合物雜質(zhì)中的碳離子。

所述第二刻蝕后處理232能夠去除聚合物雜質(zhì)中的部分或全部碳離子， 從而使得聚合物雜質(zhì)中的碳離子含量減少，使得聚合物雜質(zhì)中的C-F鍵中的C離子從聚合物雜質(zhì)中脫離，從而增加聚合物雜質(zhì)中游離的氟離子含量，使得后續(xù)第三刻蝕后處理中去除聚合物雜質(zhì)中的氟離子的能力更強。

所述第二刻蝕后處理232采用的氣體為N₂，將N₂等離子體化形成氮等離子體，所述氮等離子體對開口212內(nèi)的聚合物雜質(zhì)進行轟擊。若第二刻蝕后處理232的處理溫度過低，則氮等離子體的能量過弱，去除碳離子的能力差；若第二刻蝕后處理232的處理溫度過高，則容易對基底200內(nèi)的器件造成不良影響。

為此，本實施中，所述第二刻蝕后處理232的處理溫度為80攝氏度至110攝氏度。在一個具體實施例中，所述第二刻蝕后處理232的工藝參數(shù)包括：N₂流量為50sccm至500sccm，腔室壓強為5毫托至500毫托，源功率為100瓦至1000瓦，偏置功率為0瓦至500瓦。

在所述第二刻蝕后處理232之后，開口212內(nèi)聚合物雜質(zhì)中的碳離子含量減少。

參考圖10，采用含碳氣體對所述開口212進行第一刻蝕后處理231，在所述開口212側(cè)壁表面形成密封層213。

本實施例中，由于前述對開口212進行了第二刻蝕后處理232(參考圖9)，使得位于開口212側(cè)壁表面的聚合物雜質(zhì)的量減少了，為形成密封層213提供了良好的界面基礎(chǔ)。

本實施例中，所述密封層213中含有碳原子。所述密封層213除位于開口212側(cè)壁表面外，密封層213還位于圖形化的掩膜層205頂部表面和側(cè)壁表面，所述密封層213還位于開口212底部表面。

由于介質(zhì)層203的材料為具有多孔疏松結(jié)構(gòu)的低k介質(zhì)材料或超低k介質(zhì)材料，因此所述開口212側(cè)壁表面也相應(yīng)為多孔疏松結(jié)構(gòu)，使得所述密封層213填充滿位于所述開口212側(cè)壁的多孔結(jié)構(gòu)。在形成密封層213的工藝過程中碳原子填入疏松的多孔內(nèi)，使得位于開口212側(cè)壁表面的密封層213與開口212側(cè)壁緊密接觸，所述密封層213對開口212側(cè)壁具有較強的保護能力。而由于圖形化的掩膜層205表面材料致密度高，且底層金屬層201頂 部表面材料也具有較高致密度，因此位于圖形化的掩膜層205表面的密封層213與圖形化的掩膜層205之間的附著性較差，且位于底層金屬層201頂部表面的密封層213與底層金屬層201之間的附著性差。

因此，后續(xù)采用濕法刻蝕工藝刻蝕去除圖形化的掩膜層205時，所述濕法刻蝕工藝容易刻蝕去除位于圖形化的掩膜層205表面的密封層213以及圖形化的掩膜層205，還容易刻蝕去除位于開口212底部表面的密封層213；而所述濕法刻蝕工藝對位于開口212側(cè)壁表面的密封層213的刻蝕速率很小，因此位于開口212側(cè)壁表面的密封層213能夠起到保護介質(zhì)層203的作用，防止開口212側(cè)壁表面的介質(zhì)層203暴露在濕法刻蝕環(huán)境中，避免對開口212側(cè)壁表面的介質(zhì)層203造成刻蝕。

在一個具體實施例中，所述第一刻蝕后處理231的工藝參數(shù)包括：CH₄流量為50sccm至500sccm，Ar流量為0sccm至500sccm，N₂流量為0sccm至200sccm，腔室壓強為5毫托至500毫托，源功率為100瓦至1000瓦，偏置功率為0瓦至500瓦。

參考圖11，對所述開口212進行第三刻蝕后處理233，所述第三刻蝕后處理233適于去除位于開口212底部的聚合物雜質(zhì)中氟離子。

后續(xù)會采用濕法刻蝕工藝刻蝕去除圖形化的掩膜層205，還包括采用濕法清洗處理繼續(xù)去除位于開口212內(nèi)的雜質(zhì)；若開口212底部的聚合物雜質(zhì)中含有氟離子，那么在濕法刻蝕工藝或濕法清洗處理環(huán)境下，氟離子容易與底層金屬層201的金屬離子發(fā)生電化學反應(yīng)，對底層金屬層201造成腐蝕。為此，在進行濕法刻蝕工藝之前，對開口212進行第三刻蝕后處理233，以去除位于開口212底部的聚合物雜質(zhì)中的氟離子。

本實施例在形成密封層213之后進行第三刻蝕后處理233，能夠避免第三刻蝕后處理233對開口212側(cè)壁表面造成轟擊損傷。并且，前述在第二刻蝕后處理232(參考圖9)之后，聚合物雜質(zhì)中的游離態(tài)氟離子量增加，使得第三刻蝕后處理233去除聚合物雜質(zhì)中的氟離子的能力增強。

由于圖形化的掩膜層205表面的密封層213與圖形化的掩膜層205之間粘附性差，開口212底部表面的密封層213與底層金屬層201之間的粘附性 差，因此所述第三刻蝕后處理233會刻蝕去除位于圖形化的掩膜層205表面的密封層213以及位于開口212底部表面的密封層213，所述第三刻蝕后處理233還會刻蝕去除位于刻蝕阻擋層202側(cè)壁表面的密封層213。

在其他實施例中，在第三刻蝕后處理之后，圖形化的掩膜層表面仍有部分厚度的密封層，開口底部表面仍有部分厚度的密封層。

本實施例中，所述第三刻蝕后處理233還適于進一步刻蝕去除開口212底部的聚合物雜質(zhì)中的碳離子。所述第三刻蝕后處理233采用的氣體為NH₃。

在一個具體實施例中，所述第三刻蝕后處理233的工藝參數(shù)包括：NH₃流量為50sccm至500sccm，Ar流量為0sccm至500sccm，N₂流量為0sccm至200sccm，腔室壓強為5毫托至500毫托，源功率為100瓦至1000瓦，偏置功率為0瓦至500瓦。

需要說明的是，本實施例中，依次進行第二刻蝕后處理232、第一刻蝕后處理231(參考圖10)以及第三刻蝕后處理233。在其他實施例中，也可以在進行第一刻蝕后處理的同時進行所述第二刻蝕后處理，在進行第一刻蝕后處理的同時進行所述第三刻蝕后處理。

參考圖12，在形成所述密封層213之后，采用濕法刻蝕工藝刻蝕去除所述圖形化的掩膜層205(參考圖11)。

由于密封層213填充滿開口212側(cè)壁表面的多孔結(jié)構(gòu)，因此密封層213與開口212側(cè)壁表面具有很強的結(jié)合力，使得密封層213對開口212側(cè)壁表面具有較強的保護作用，且濕法刻蝕工藝對密封層213的刻蝕速率很小。

因此，本實施例中，能夠采用濕法刻蝕工藝刻蝕去除圖形化的掩膜層205，同時避免對開口212側(cè)壁表面的介質(zhì)層203造成腐蝕。

在一個具體實施例中，所述圖形化的掩膜層205的材料為TiN，所述濕法刻蝕工藝采用的刻蝕液體為雙氧水溶液。

前述第三刻蝕后處理233去除了位于底層金屬層201頂部表面的聚合物雜質(zhì)中的氟離子，因此能夠避免在濕法刻蝕工藝中氟離子對底層金屬層201造成腐蝕，使得底層金屬層201保持良好的性能。

參考圖13，對所述開口212進行濕法清洗處理234。

所述濕法清洗處理234適于進一步去除開口212內(nèi)的雜質(zhì)，進一步提高開口212的清潔度。本實施例中，所述濕法清洗處理234還去除位于開口212側(cè)壁表面的密封層213(參考圖12)。在其他實施例中，在進行所述濕法清洗處理之后，開口側(cè)壁表面仍有部分厚度的密封層。

所述濕法清洗處理234采用的清洗液體為氫氟酸溶液或雙氧水溶液。

本實施例中，通過第二刻蝕后處理232(參考圖9)、第三刻蝕后處理233(參考圖11)以及濕法清洗處理234，使得開口212具有較高潔凈度。

參考圖14，形成填充滿所述開口212(參考圖13)的導電層214，且所述導電層214頂部與介質(zhì)層203頂部齊平。

在一個具體實施例中，形成所述導電層214的工藝步驟包括：在所述開口212內(nèi)形成導電膜，所述導電膜還位于介質(zhì)層203頂部表面；去除高于介質(zhì)層203頂部表面的導電膜，形成填充滿所述開口212的導電層214。

本實施例中，采用化學機械拋光工藝，去除高于介質(zhì)層203頂部表面的導電膜。

所述導電層214為單層結(jié)構(gòu)或疊層結(jié)構(gòu)，所述導電層214的材料為TiN、Ti、Ta、TaN、WN、Cu、Al或W。

本實施例以導電層214為單層結(jié)構(gòu)為例，導電層214的材料為W。

在其他實施例中，導電層包括：位于所述底層金屬層表面和開口側(cè)壁表面的擴散阻擋層、以及位于擴散阻擋層表面且填充滿所述開口的導電體層。其中，所述擴散阻擋層的材料為TiN、Ti、Ta、TaN或WN；所述導電體層的材料為Cu、Al或W。

與介質(zhì)層頂部表面形成有圖形化的掩膜層、然后在開口內(nèi)填充滿導電膜時，導電膜實際上填充的開口的深寬比相比較，本實施例中導電膜實際上填充的開口212的深寬比明顯減小，因此本實施例中形成導電膜的工藝窗口增加了，因此在開口212內(nèi)填充的導電膜的質(zhì)量明顯得到改善，且導電膜與開口212側(cè)壁表面之間的界面性能得到提高。相應(yīng)的，本實施例中形成的導電 層214具有較高的質(zhì)量，且導電層214與開口212側(cè)壁表面之間的界面性能好。

因此，本實施例中，導電層214的電阻率較小，使得半導體結(jié)構(gòu)的電阻減??；且由于導電層214與開口212之間的界面性能好，防止導電層214中的金屬離子沿著界面發(fā)生電遷移，因此本實施例中半導體結(jié)構(gòu)的與時間相關(guān)介電擊穿問題也相應(yīng)得到改善。

并且，本實施例中在采用濕法刻蝕工藝刻蝕去除圖形化的掩膜層205(參考圖12)的過程中，密封層213起到保護開口212側(cè)壁表面的介質(zhì)層203的作用，避免了開口212側(cè)壁表面的介質(zhì)層203受到損傷。

本發(fā)明又一實施例還提供一種半導體結(jié)構(gòu)的形成方法，圖15至圖17為本發(fā)明又一實施例提供的半導體結(jié)構(gòu)形成過程的剖面結(jié)構(gòu)示意圖。

與前一實施例不同的是，本實施例中，在介質(zhì)層內(nèi)形成的開口為單大馬士革開口或者接觸孔(contact hole)，所述半導體結(jié)構(gòu)的形成工藝包括以下步驟：

參考圖15，提供基底300，所述基底300內(nèi)形成有底層金屬層301；在所述基底300表面以及底層金屬層301頂部表面形成刻蝕阻擋層302；在所述刻蝕阻擋層302表面形成介質(zhì)層303；在所述介質(zhì)層303表面形成圖形化的硬掩膜層305，所述圖形化的硬掩膜層305內(nèi)形成有暴露出部分介質(zhì)層303表面的凹槽(未標示)；以所述圖形化的硬掩膜層305為掩膜刻蝕所述介質(zhì)層303，直至暴露出刻蝕阻擋層302表面；刻蝕所述暴露出的刻蝕阻擋層302，直至暴露出底層金屬層301頂部表面，形成貫穿所述介質(zhì)層303的開口312，且所述開口312底部暴露出底層金屬層301表面，所述開口312內(nèi)形成有聚合物雜質(zhì)，所述聚合物雜質(zhì)中含有碳離子和氟離子。

本實施例中，所述開口312頂部尺寸大于底部尺寸。在其他實施例中，開口側(cè)壁表面也可以與基底表面相垂直。

參考圖16，對所述開口312進行第二刻蝕后處理，所述第二刻蝕后處理適于去除所述聚合物雜質(zhì)中的碳離子；采用含碳氣體對所述開口進行第一刻蝕后處理，在所述開口312側(cè)壁表面形成密封層313；對所述開口312進行第 三刻蝕后處理，所述第三刻蝕后處理適于去除開口312底部的聚合物雜質(zhì)中的氟離子。

有關(guān)第二刻蝕后處理、第一刻蝕后處理以及第三刻蝕后處理的作用以及工藝可參考前述實施例的說明，在此不再贅述。

參考圖17，在形成所述密封層313(參考圖16)之后，采用濕法刻蝕工藝刻蝕去除所述圖形化的掩膜層305(參考圖16)；對所述開口312進行濕法清洗處理。

本實施例中，所述濕法清洗處理還去除所述密封層313。

后續(xù)的工藝步驟還包括：形成填充滿所述開口312的導電層，且所述導電層頂部與介質(zhì)層303頂部齊平。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應(yīng)當以權(quán)利要求所限定的范圍為準。