專利名稱：帶關(guān)閉功能的鎮(zhèn)流器ic的制作方法
本申請涉及U.S.專利5,612,597，題目為“帶功率因數(shù)校正的振蕩驅(qū)動電路，使用該電路的電子燈鎮(zhèn)流器及其驅(qū)動方法”，1997年3月18日公開(IR-1166)，U.S.專利5,545,955，題目為“用于鎮(zhèn)流器電路的MOS柵極驅(qū)動器”，1996年8月13日公開(IR-1074)，U.S.專利5,559,394，題目為“用于鎮(zhèn)流器電路的MOS柵極驅(qū)動器”，1996年9月24日公開(IR-1252)，它們都是以Peter N.Wood的名義公開，U.S.專利5,550,436，題目為“用于鎮(zhèn)流器電路的MOS柵極驅(qū)動器集成電路”，以Talbott M.Houk的名義1996年8月27日公開(IR-1055)，所有這些都已轉(zhuǎn)受給本申請的受讓人，在這里作為參考引用。
本發(fā)明涉及燈鎮(zhèn)流器電路，特別涉及防止燈故障的改進的燈鎮(zhèn)流器電路。
燈鎮(zhèn)流器電路，例如國際整流器公司的IR-2155或IR-2151IC，公開并介紹在Peter Wood的U.S.專利5,545,955(IR-1074)和5,559,394(IR-1252)，以及Talbott M.Houk的5,550,436(IR-1055)中。
在燈處于某種故障狀態(tài)期間要正確的關(guān)斷鎮(zhèn)流器IC，可根據(jù)檢測到的故障狀態(tài)(例如熔斷的燈絲或啟動時沒有點燃的燈)關(guān)斷柵極驅(qū)動器的輸出，然后必須關(guān)斷功率晶體管的輸出。
由于IR-2155和IR-2151ICs電路形貌圖，在正常工作狀態(tài)下電路為自激振蕩，如

圖1和2所示。
圖1為一般的燈驅(qū)動電路的元件形貌圖。橋式整流器10驅(qū)動來自交流線的總線電壓(VBUS)。總線電壓基本為直流，并由電容56和58保持。
圖1的燈驅(qū)動電路包括MOS柵極驅(qū)動芯片30和它的相關(guān)電路，用于控制高側(cè)MOSFET40和低側(cè)MOSFET42的工作。MOS柵極驅(qū)動芯片30為與VBUS相接的MOSFET40和42提供驅(qū)動信號。雖然只顯示了功率MOSFET，但具有MOS柵極的任何功率器件，例如IGBT或MOS柵控晶閘管，都可以代替MOSFET40和42。
與MOSFET40和42相接的半橋式電路的中心分接點的輸出驅(qū)動由電感46和電容52組成的串聯(lián)LC負載電路。
在VBUS端施加的電壓范圍從直流140伏到超過直流600伏，取決于外加的交流輸入電壓。
輸出電路的振蕩頻率由電感46和電容52的諧振頻率控制。電感46所需的電感值取決于電壓VBUS的值，通過選擇電感值使電路的振蕩頻率在所需的范圍內(nèi)。
芯片30放置在8管腳DIP或表面安裝封裝內(nèi)，并具有以下管腳Vcc-接收來自直流電源VBUS的芯片工作電壓的管腳。
CT-連接定時電容14和定時電阻16間節(jié)點的單端輸入控制管腳。管腳CT的信號控制Ho和Lo的輸出。
RT-連接定時電阻16另一端的管腳。
VB-連接二極管22和電容24的節(jié)點的管腳，這兩個元件的組成“自舉”電路為高側(cè)開關(guān)的工作提供電源。
Ho-接高側(cè)MOSFET40柵極(或柵極到電阻26)的輸出管腳。
VS-接連接MOSFET40和42的圖騰柱或半橋的中心節(jié)點的管腳。
Lo-接低側(cè)MOSFET42柵極(或柵極到電阻28)的輸出管腳。
COM-接負極或接地端的的管腳。
電阻18和電容12為IC30提供所需的交流和直流電源。電阻16和電容14根據(jù)下面的方程控制振蕩頻率11.4R16C14....(1)]]>二極管22和電容24形成的的“自舉”電路為IC的浮動CMOS驅(qū)動電路供電。電阻26和電阻28阻尼功率MOSFET40和42柵極的LC阻尼振蕩，同時也作為從電源級到IC30的緩沖。
負載電路包括電感46和諧振電容52，隔直電容56和58，正溫度系數(shù)(PTC)電阻54，以及燈50。電容44通?？刂芕S節(jié)點觀察到的dV/dt，以減少輻射EMI。
本基本電路的缺點在于，如果燈壞了(例如達到了它的使用壽命)或從電路中取走，可能會導(dǎo)致電路中其他元件的災(zāi)難性故障。因此，柵極驅(qū)動電路IC30的使用者必須按常規(guī)設(shè)計附加電路，來檢測故障狀態(tài)并隨后關(guān)閉IC。在關(guān)閉狀態(tài)下，最好將柵極驅(qū)動IC的輸出都關(guān)閉。
由于柵極驅(qū)動IC是自振蕩，除了圖2中所示的短暫的“無電流時間(deadtime)”柵極驅(qū)動輸出LO和HO-VS中的一個始終導(dǎo)通。在正常的工作狀態(tài)下，不是MOSFET40導(dǎo)通就是MOSFET42導(dǎo)通。其結(jié)果是，如圖3所示，僅通過將定時電容14短接到地來關(guān)閉柵極驅(qū)動IC并不能有效的保護其電路。
圖3所示電路是由圖1改進的，其中增加了晶體管60，當(dāng)燈被取走時，它會將輸入控制電容14短接到地。由電阻62、64、66組成的分壓電路與電容68組成檢測電路。在正常工作狀態(tài)下，當(dāng)電容56和58容值相等時，節(jié)點VA的電壓大約為直流電源電壓的一半，VBUS/2。節(jié)點VA的電壓和電容56和58之間中點處節(jié)點的電壓之間的差異是由燈50的燈絲上的壓降引起的。
在正常工作條件下，燈絲上的壓降相對很小，即僅有幾伏，節(jié)點VC的電壓不足以開啟分流晶體管60。然而，如果取走燈，節(jié)點VA的電壓升高，節(jié)點VC的電壓也升高，因此晶體管60導(dǎo)通。電阻62、64、66的值選為在正常工作條件下，電路不會使晶體管60導(dǎo)通，當(dāng)燈被取走或出現(xiàn)故障時，會使晶體管60導(dǎo)通。在關(guān)斷響應(yīng)電路中，電容68也是低通濾波器的一部分，因此增加了抗噪性。
可是，圖3所示電路在燈被從負載電路中取走時并不能使功率MOSFET器件40和42都關(guān)斷。在這種沒有燈的狀態(tài)下，IC30的CT管腳將被晶體管60旁路到地，從而如希望的那樣，使IC內(nèi)部的振蕩器及其輸出切換停止工作?？墒牵m然關(guān)閉半橋的輸出，晶體管42仍然導(dǎo)通。
在故障狀態(tài)下，將MOSFET40和42都關(guān)閉的另一個方法是將IC的VCC管腳旁路到地，如圖4所示。這里，檢測電路與圖3在本質(zhì)上是一樣的，但是關(guān)閉輸出是由可控硅整流器(SCR)70通過電阻72使VCC管腳旁路來實現(xiàn)的。
圖4所示電路的缺點在于，當(dāng)故障狀態(tài)結(jié)束，例如燈被重新裝回插座中時，由于為芯片供電的電源電壓VCC被拉到低于其欠電壓閾，所以必須重復(fù)整個上電過程。實際上，該電路依賴IC30的欠電壓鎖定電路來把功率晶體管40和42都關(guān)斷。
圖4所示電路的另一個缺點在于SCR70是比圖3中的NPN晶體管60更貴的元件。
此外，VCC管腳的電容放電支路中必須包括電阻72，以降低VCC管腳的dV/dt。由于在柵極驅(qū)動輸出級將功率MOSFET的柵極完全放電之前，輸出級的電源電壓可能會關(guān)斷，所以要限制dV/dt。例如，上功率MOSFET40導(dǎo)通并且電源電壓迅速地降為0V，晶體管40不能關(guān)斷并且其柵極上的電荷(或電壓)只能通過其固有的柵極到源極的泄漏來給MOSFET放電。當(dāng)上功率MOSFET40仍然導(dǎo)通時，如果IC30重新啟動，剩余的電荷能導(dǎo)致災(zāi)難性故障。當(dāng)IC30重新啟動時，也就是，當(dāng)其VCC電壓上升超過欠電壓鎖定閾值時，下MOSFET42首先導(dǎo)通。如果晶體管42導(dǎo)通時晶體管40仍在導(dǎo)通，將會在直流總線和交流線路間造成短路，最少，燒壞保險絲并且更可能導(dǎo)致一個或兩個功率MOSFET損壞。
本發(fā)明提供一種燈驅(qū)動集成電路，當(dāng)燈出現(xiàn)故障或被取走時，通過禁止兩個驅(qū)動器輸出來保護驅(qū)動電路的元件不被損壞。
當(dāng)燈被重新放回時，不用經(jīng)過燈的電源開關(guān)，IC會自動重新啟動燈的驅(qū)動電路。
根據(jù)本發(fā)明的一個方面，形成在硅基片上的集成電路驅(qū)動第一和第二MOS柵控功率半導(dǎo)體器件。功率半導(dǎo)體器件連接成半橋電路，該半橋電路有第一和第二直流端，并且在第一和第二MOS柵控功率半導(dǎo)體器件之間的節(jié)點上有一個公共端。公共端為負載電路提供輸出信號。定時電路有一個接到低邏輯電平信號的輸入控制端。第一自鎖電路接定時電路，并控制第一和第二MOS柵控功率半導(dǎo)體器件的開關(guān)頻率，并提供響應(yīng)加在輸入控制端的信號而開關(guān)的輸出。高側(cè)和低側(cè)無電流時間延時電路都接到第一自鎖電路上，并且在自鎖電路輸出切換后延時一段時間傳輸自鎖輸出信號，以防止第一和第二MOS柵控功率半導(dǎo)體器件同時導(dǎo)通。高側(cè)和低側(cè)驅(qū)動電路分別接高側(cè)和低側(cè)無電流時間延時電路，并且分別有高側(cè)和低側(cè)輸出端，提供高側(cè)和低側(cè)輸出分別關(guān)斷第一和第二MOS柵控功率半導(dǎo)體器件以響應(yīng)加在輸入控制端的信號。保護電路接低邏輯電平信號，當(dāng)?shù)瓦壿嬰娖叫盘柕陀陂撝禃r防止施加高側(cè)和低側(cè)輸出。
根據(jù)本發(fā)明的這個方面，保護電路包括接低邏輯電平信號的閾值電壓檢測電路，和接檢測電路的第二自鎖電路，并且其輸出加到高側(cè)和低側(cè)無電流時間延時電路上。閾值電壓可能低于用于開關(guān)第一和第二MOS柵控功率半導(dǎo)體器件的較低邏輯電平信號的最低值。當(dāng)?shù)瓦壿嬰娖叫盘柦档降陀陂撝惦妷簳r，可防止高側(cè)和低側(cè)無電流時間延時電路傳輸自鎖輸出信號。
根據(jù)本發(fā)明的另一個方面，包括第一和第二MOS柵控功率半導(dǎo)體器件以及自振蕩驅(qū)動電路的電路驅(qū)動由直流總線供電的負載電路。
根據(jù)本發(fā)明的又一個方面，包括第一和第二MOS柵控功率半導(dǎo)體器件以及自振蕩驅(qū)動電路的電路驅(qū)動氣體放電照明器件。
參考以下詳細說明并結(jié)合附圖可更好的理解本發(fā)明的其他特性和優(yōu)點。
圖1畫出了典型的已知的燈鎮(zhèn)流器電路圖。
圖2為圖1所示電路的波形圖。
圖3展示了已知的包含在燈故障狀態(tài)時使該電路停止工作的分流晶體管的燈鎮(zhèn)流器電路。
圖4展示了已知的包含在燈故障狀態(tài)時使VCC管腳分流的SCR的燈鎮(zhèn)流器電路。
圖5展示了根據(jù)本發(fā)明的一個實施例的燈驅(qū)動集成電路的方框圖。
圖6畫出了圖5所示的燈驅(qū)動集成電路的波形圖。
本發(fā)明通過改進IC內(nèi)部電路使采用如圖3所示的簡單電路成為可能。然而，圖3所示電路僅僅代表關(guān)閉電路的一個例子。其他類似電路也是可能的。
圖5為本發(fā)明的IC芯片30的電路的方框圖，該芯片適用于圖3所示電路中。芯片30的8個管腳重新圖示在圖5中。圖5中所描述的所有的電路框圖一般集成在一個公共的硅芯片上。
圖5中最左邊的電路框圖是鉗位電路110，一般包括多個齊納二極管。該鉗位電路接在VCC和VSS管腳之間，VSS管腳連接到作為芯片的地的硅基片上。數(shù)字電源線和模擬電源線都由VCC管腳延伸出來。數(shù)字地線和模擬地線都連接到VSS管腳。
下一組電路框圖組成定時電路。其中包括接到模擬電源線和模擬地線的分配電路112，N比較器114，P比較器116以及RS鎖存器120。由分配電路112引出的兩個信號分別接到比較器114和116的正極性輸入和電源電壓VR1和VR2上。輸入管腳CT接到比較器116和114的負極性輸入上。比較器114和116的輸出如圖所示接在RS鎖存器120上。
RS鎖存器120也接到集成在芯片電路中的欠電壓閉鎖電路122上。因此，如果VCC減少的太低，RS鎖存器120被鎖住。
偏置電路132為閉鎖電路122、高側(cè)和低側(cè)電路中的無電流時間延時電路126和130提供偏置輸出。無電流時間延時電路126和130在高側(cè)或低側(cè)由關(guān)閉之后到另一個導(dǎo)通之間提供了大約1微秒的無電流時間或延時。無電流時間確保不會由于圖3中的功率MOSFET40和42同時導(dǎo)通而形成“直通(shoot through)”電路。
無電流時間延時電路130的輸出依次加到低側(cè)延時電路140和低側(cè)驅(qū)動器142上，低側(cè)驅(qū)動器142接到管腳LO上。
無電流時間延時電路126的輸出加到高側(cè)輸出電路中的電平移動脈沖發(fā)生器128上。高側(cè)電路中也包括用來從脈沖發(fā)生器128產(chǎn)生的脈沖中濾除噪聲的dV/dt濾波電路134。dV/dt濾波器134的電源接到管腳VB。
dV/dt濾波器134的輸出加到自鎖電路136，自鎖電路136的輸出接到含有增益級的緩沖器138上，緩沖器138驅(qū)動管腳HO。注意管腳VS接到電路134、136、138上。
本發(fā)明的IC不僅具有本發(fā)明受讓人以上提到的在IC IR2155和IR2151中所描述的所有功能，還增加了新的使用CT管腳的關(guān)閉功能。根據(jù)本發(fā)明，另加了兩個電路塊(1)第三個CT檢測比較器118；(2)關(guān)閉自鎖電路124。輸入管腳CT接到第三個比較器118負極性輸入上，用來檢測何時CT管腳的電壓低于預(yù)定的閾值，該閾值電壓由分配器112提供，表示為VR3。第三個比較器118的輸出接到關(guān)閉自鎖電路124和低側(cè)無電流時間延時電路130上。關(guān)閉自鎖電路的輸出接到高側(cè)無電流時間延時電路126的輸入。
用來改變第三比較器118狀態(tài)的閾值電壓VR3選的比用于自振蕩的較低的閾值電壓VR2小一些。工作的一個例子顯示在圖6中。其中，為方便起見，VR1和VR2的值分別選為2/3VCC和1/3VCC，VR3的值選為1/6VCC。只要VR3＜VR2＜VR1，也可以選擇其他的比例。
圖6顯示了CT管腳的電壓如何控制輸出的工作。在系統(tǒng)啟動時，IC的所有輸入和輸出節(jié)點的電壓和電流均為零。整流器10(見圖3)迅速建立直流總線的電壓(例如+320V)，并使電容12通過電阻18充電。電容12為IC30的VCC管腳提供電壓，該管腳依次為IC30的內(nèi)部的所有電路供電。
當(dāng)電容12上達到足夠的電壓時，UVLO電路122(見圖5)將許多其他電路預(yù)設(shè)置成預(yù)定的狀態(tài)。特別是，(1)柵驅(qū)動器輸出LO保持低電平，以防止功率MOSFET42不必要的導(dǎo)通；(2)RT管腳設(shè)為高(到VCC電位)；(3)CT管腳開始充電，并且(4)偏置電路132設(shè)置為“微功耗”模式，其中大部分IC電路單元未提供偏置。這種“微功耗”啟動模式是理想的，因為它可以降低對啟動電阻18的電流要求，從而允許用戶使用更高阻值、更低瓦數(shù)的電阻(即，功耗降低)。與UVLO電路122一樣，HS鎖存器電路132用來確保VB到VS的電位小于預(yù)置電壓值(例如8.5V)，并使輸出HO保持在VS電平，以防止上功率MOSFET40不必要的導(dǎo)通。
當(dāng)CT管腳的電壓超過VR3，(1)在無電流時間延時td之后，低側(cè)柵驅(qū)動器輸出電壓LO變高，開啟低側(cè)功率MOSFET42；(2)偏置電路132按指令給振蕩比較器NCOMP114、PCOMP116和COMP118以及無電流時間電路TDEADH126和TEADL130供電；(3)通過振蕩自鎖電路124，RT管腳保持高電平；并且(4)CT管腳通過電阻16繼續(xù)充電。
在正常工作過程中，CT管腳的電壓超過VR3后，發(fā)生自振蕩，半橋電路的輸出VS周期性地輸出梯形波。
當(dāng)CT管腳的電壓達到2/3xVCC時，NCOMP比較器114給RSLATCH120一個負極性復(fù)位信號。該負極性復(fù)位信號導(dǎo)致RSLATCH120的輸出(RT和反相端(complement)RT/N)邏輯狀態(tài)反相，RT管腳變低(RT/N變高)。在IC30的特定實施例中，RT管腳驅(qū)動到LO的低側(cè)信號路徑，并與其輸出同相。注意，RT與LO之間的相位關(guān)系是任意的；該IC的某些用戶要求RT與LO不同相，即使需要LO在啟動過程中先出現(xiàn)。其結(jié)果是，當(dāng)RT變低，被驅(qū)動的LO的輸出也低，關(guān)斷低側(cè)功率MOSFET42。從RT到LO的信號通路有意作得盡可能快(最小延時)，并且被設(shè)計得與從RT/N到HO的關(guān)斷傳遞延時精確匹配。從而確保高側(cè)和低側(cè)驅(qū)動器的傳遞延時失配不會使半橋的輸出VS的占空比從它所需要的50％偏移掉。
當(dāng)RT從高到低切換其邏輯電平時，RT/N(第二個RSLATCH120輸出)變高。后一個信號驅(qū)動高側(cè)無電流時間電路TDEADH126，TDEADH126驅(qū)動脈沖發(fā)生器PGEN128，它的電平將高側(cè)通/斷信號傳遞給高側(cè)電路。無電流時間電路被設(shè)計成對“導(dǎo)通”信號產(chǎn)生一個小的延時(例如1μsec)，以便(1)為功率MOSFET40和42提供一個交叉導(dǎo)通的無電流時間；(2)有利于驅(qū)動頻率在L-C諧振頻率之上(此時負載阻抗為感性)的零電壓切換技術(shù)。相反地，將無電流時間電路設(shè)計成到柵驅(qū)動器138和142的“關(guān)斷”信號的附加延時盡可能的小。在高側(cè)無電流時間電路TDEADH126超時(timeout)期間(例如1μsec)，脈沖發(fā)生器PGEN128得到將“導(dǎo)通”信號轉(zhuǎn)換給高側(cè)柵驅(qū)動器138的邏輯信號。dV/dt電路134識別由脈沖發(fā)生器發(fā)出的窄脈沖(例如，50-200nsec)，并將這些脈沖轉(zhuǎn)換為HSLATCH 136的“設(shè)置”和“復(fù)位”信號。RT/N變高對應(yīng)于HSLATCH136輸入的“設(shè)置”信號，該信號依次給HSDRIVER138電路命令以驅(qū)動HO輸出高電平。
RT管腳電平由高到低變化的另一個結(jié)果是電阻16開始將電容14由2/3VCC閾值(由分配器112設(shè)置)向1/3VCC閾值(也由分配器112設(shè)置)放電。當(dāng)降到1/3VCC閾值時，PCOMP比較器116輸出變高，給RSLATCH120一個“設(shè)置”信號。該“設(shè)置”信號驅(qū)動RT變高，RT/N變低，結(jié)果使半橋輸出VS變低。RT和CT之間的反相關(guān)系導(dǎo)致自振蕩器保持50％的占空比，并與VCC的電位及溫度無關(guān)。該占空比控制，并結(jié)合仔細匹配的分別由RT到LO和由RT/N到HO的關(guān)斷傳遞延時，導(dǎo)致半橋輸出VS保持50％的占空比。
在正常工作過程中，如果發(fā)生故障，將引起電容14放電，兩個柵驅(qū)動器輸出被禁止，并且半橋輸出停止振蕩。RT管腳電壓維持高電平，以適應(yīng)故障狀態(tài)結(jié)束后的自動重新啟動。
如果故障狀態(tài)是由于取走了燈，并使用圖3電路，CT管腳被放電，兩個柵驅(qū)動器輸出被關(guān)閉。當(dāng)燈被放回，圖3所示晶體管60關(guān)閉，電容14重新開始充電。
自動重新啟動功能由圖5中的關(guān)閉自鎖電路124實現(xiàn)，燈的用戶不需要使用燈的電源開關(guān)來重新啟動系統(tǒng)。
雖然在相關(guān)的特定實施例中對本發(fā)明進行了說明，許多其他的變更和修正以及其他應(yīng)用對于本領(lǐng)域的普通技術(shù)人員是顯然的。因此，本發(fā)明不受此處的特定說明的限制，而首先由以下權(quán)利要求決定。
權(quán)利要求
1.一種集成電路，該電路形成在硅基片上，驅(qū)動接成具有第一和第二直流端的半橋電路的第一和第二MOS柵控功率半導(dǎo)體器件，公共端位于所述第一和第二MOS柵控功率半導(dǎo)體器件之間的節(jié)點上，該公共端為負載電路提供輸出信號；所述集成電路包括定時電路，具有接低邏輯電平信號的輸入控制端；第一自鎖電路，該電路接到所述定時電路上，以控制所述第一和第二MOS柵控功率半導(dǎo)體器件的開關(guān)的頻率，并提供響應(yīng)加到所述輸入控制端的所述信號而開關(guān)的輸出；高側(cè)無電流時間延時電路和低側(cè)無電流時間延時電路，它們分別接到所述第一自鎖電路上，在所述自鎖電路的所述輸出切換之后延時一段時間再傳輸所述鎖存輸出信號，以防止所述第一和第二MOS柵控功率半導(dǎo)體器件同時導(dǎo)通；高側(cè)驅(qū)動電路和低側(cè)驅(qū)動電路，它們分別接到所述高側(cè)無電流時間延時電路和低側(cè)無電流時間延時電路上，并分別有高側(cè)和低側(cè)輸出端，提供高側(cè)和低側(cè)輸出，分別開關(guān)所述第一和第二MOS柵控功率半導(dǎo)體器件，響應(yīng)加到所述輸入控制端的所述信號；和關(guān)閉電路，該電路接到所述低邏輯電平信號上，當(dāng)?shù)瓦壿嬰娖叫盘柕陀陂撝惦妷簳r，防止提供所述高側(cè)和低側(cè)輸出信號。
2.根據(jù)權(quán)利要求1的集成電路，其中所述關(guān)閉電路包括接到所述低邏輯電平信號上的閾值電壓檢測電路和接到為所述高側(cè)和低側(cè)無電流時間延時電路提供輸出的所述檢測電路的第二自鎖電路。
3.根據(jù)權(quán)利要求1的集成電路，其中所述閾值電壓低于所述低邏輯電平信號的最低值，在該處，所述高側(cè)和所述低側(cè)輸出通常提供給所述第一和第二MOS柵控功率半導(dǎo)體器件。
4.根據(jù)權(quán)利要求1的集成電路，其中所述保護電路在所述低邏輯電平信號低于所述閾值電壓時，防止所述高側(cè)和低側(cè)無電流時間延時電路傳輸所述自鎖輸出信號。
5.根據(jù)權(quán)利要求1的集成電路，其中所述定時電路有第二輸入控制端，用來控制所述MOS柵控功率半導(dǎo)體器件導(dǎo)通和關(guān)斷的頻率；所述第一和第二輸入控制端接外定時電容和外定時電阻以設(shè)定所述定時電路的振蕩頻率。
6.一種用來驅(qū)動由直流總線供電的負載電路的電路，所述電路包括接成半橋電路結(jié)構(gòu)的第一和第二MOS柵控功率半導(dǎo)體器件，該結(jié)構(gòu)具有第一和第二d-c端，跨接在d-c電源總線上，還具有所述第一和第二MOS柵控功率半導(dǎo)體器件之間的節(jié)點處的公共端，為負載電路提供輸出信號；和自振蕩驅(qū)動電路，具有分別用來驅(qū)動所述第一和第二MOS柵控功率半導(dǎo)體器件的第一和第二輸出，無電流時間延時電路在關(guān)斷所述第一和第二MOS柵控功率半導(dǎo)體器件中的一個之后，通過延時一段時間再使所述第一和第二MOS柵控功率半導(dǎo)體器件中的另一個導(dǎo)通，來防止同時驅(qū)動所述第一和第二MOS柵控功率半導(dǎo)體器件，關(guān)閉電路，接到所述低邏輯電平信號上，當(dāng)所述低邏輯電平信號低于閾值電壓時，防止提供用于開關(guān)所述第一和第二MOS柵控功率半導(dǎo)體器件的所述高側(cè)和低側(cè)輸出。
7.根據(jù)權(quán)利要求6的電路，其中所述保護電路包括接到所述低邏輯電平信號上的閾值電壓檢測電路和接到所述檢測電路上的第二自鎖電路，該保護電路提供輸出到高側(cè)和低側(cè)無電流時間延時電路。
8.根據(jù)權(quán)利要求6的電路，其中所述閾值電壓低于所述低邏輯電平信號的最低值，在該處所述高側(cè)和低側(cè)輸出通常接到所述第一和第二MOS柵控功率半導(dǎo)體器件上。
9.根據(jù)權(quán)利要求6的電路，其中所述保護電路在所述低邏輯電平信號低于所述閾值電壓時，防止所述高側(cè)和低側(cè)無電流時間延時電路傳輸所述自鎖輸出信號。
10.一種用于驅(qū)動氣體放電照明器件的電路，其特征在于，包括權(quán)利要求6的電路。
全文摘要
MOS柵驅(qū)動(MGD)集成電路驅(qū)動一對MOS柵控功率半導(dǎo)體器件,例如用在半橋電路中用于驅(qū)動諧振電源電路中的負載或驅(qū)動鎮(zhèn)流器電路中的氣體放電燈。柵驅(qū)動電路包括當(dāng)燈故障或被取走時通過禁止兩個驅(qū)動器輸出來保護驅(qū)動電路中的元件不被損壞的保護電路。當(dāng)燈被重新放回時,柵驅(qū)動電路不經(jīng)過燈的電源開關(guān)而重新啟動燈驅(qū)動器電路。當(dāng)?shù)瓦壿嬰娖叫盘柦档降陀陂撝惦妷簳r,保護電路禁止驅(qū)動器輸出。當(dāng)?shù)瓦壿嬰娖叫盘柍^閾值電壓時,燈驅(qū)動電路重新啟動。
文檔編號H05B41/24GK1180988SQ97120488
公開日1998年5月6日 申請日期1997年10月21日 優(yōu)先權(quán)日1996年10月21日
發(fā)明者T·M·豪克 申請人:國際整流器公司