集成電路的雙基島7引腳引線框結(jié)構(gòu)的制作方法
【專利摘要】本實用新型的集成電路的雙基島7引腳引線框結(jié)構(gòu)，技術目的是提供一種提高間隙放電電壓值以達到防空氣擊穿的集成電路的雙基島7引腳引線框結(jié)構(gòu)及切筋模具。包括基板上設有基島及引線框單元，所述基島上設有芯片，所述芯片設有7個引線管腳，基島之間的間隙距離為0.5mm，引線管腳與基島之間間隙距離為0.4mm；引線框單元8個為一列，分成若干列設置在所述基板上。本實用新型間隙放電電壓值大大提高，間隙空氣擊穿強度大大降低，滿足高功率驅(qū)動IC的封裝。
【專利說明】集成電路的雙基島7引腳引線框結(jié)構(gòu)
【技術領域】
[0001]本實用新型涉及一種集成電路封裝引線框架結(jié)構(gòu)，更具體的說，涉及一種集成電路的雙基島7引腳引線框結(jié)構(gòu)，使得封裝集成電路產(chǎn)品有更佳的高電壓差性能。
【背景技術】
[0002]隨著集成電路制造工業(yè)的迅速發(fā)展，便攜式電子產(chǎn)品占據(jù)了越來越多的市場，積體電路封裝集成化已成為便攜式電子產(chǎn)品系統(tǒng)設計中的一個至關重要的環(huán)節(jié)。其中，芯片的封裝方式是確定產(chǎn)品尺寸、形狀、重量和性能指標的關鍵。高功率驅(qū)動IC經(jīng)過一段長期的飛速發(fā)展之后，現(xiàn)如今已經(jīng)于廣泛地應用于金融、交通、娛樂、體育等領域的顯示部分。隨著平板顯示屏的快速發(fā)展，有平板顯示屏“心臟”之稱的屏幕驅(qū)動IC也經(jīng)歷了一段長期的發(fā)展改進時期，除了功能的日漸多樣化和日臻完善之外，其封裝形式也逐漸小型化和系列化，在全球范圍來看，平板顯示屏幕驅(qū)動IC廠家越來越多，其產(chǎn)品也越來越豐富，IC的封裝也實現(xiàn)了多樣化，有sop、ssop, Tssop, roip、qfn等等，可以滿足市場上對各式封裝的需求。目前市場上多采用SSOP-l.0mm和SS0P-0.635mm這兩種封裝形式。由于其起步較早，流通性廣泛，同時這兩種封裝也具有比標準的小巧，適宜布線等優(yōu)勢，逐漸的在市場上占據(jù)主導地位，以這兩種封裝為標準的PCB板也逐漸的成為市場上的主流公板。平板顯示屏制造與生產(chǎn)領域占據(jù)著重要地位，在此有利形勢下，企業(yè)在屏幕驅(qū)動IC領域也起得了長足的發(fā)展。至于IC的封裝，出于習慣，大都采用市場比較通用的SS0P-1.0mm和SS0P-0.635mm,這一點有利于企業(yè)的快速發(fā)展，但同時也限制了 IC設計開發(fā)企業(yè)的系列化道路。這也是IC設計企業(yè)的一個短板，不走產(chǎn)品的系列化，它本身的產(chǎn)品開拓能力也會弱化，有其局限性。隨著市場上對平板顯示屏的要求越來越高，顯示屏的清晰化，精細化，流暢化的需求會越來越凸顯出來，這對平板顯示屏生產(chǎn)的各個環(huán)節(jié)都會提出新的需求，特別是對集成電路高功率性能及更高可靠性的需求，原先傳統(tǒng)的SOP封裝已不能滿足平板顯示驅(qū)動IC對高功率、高可靠性的封裝需求，簽于此，我們設計實用新型了高壓差S0P7pin封裝技術。傳統(tǒng)的SOP雙基島封裝引線框架設計中，封裝體內(nèi)，基島及基島與管腳之間的間隙均為0.2mm,間隙放電電壓值是1401V，間隙空氣擊穿強度為70V/dmm(注:Idmm=0.0lmm);封裝體外，Pin7與pin8之間間距為1.27mm,間隙放電電壓值是2195V，間隙空氣擊穿強度為17.28V/dmm(注:1dmm=0.0lmmX

【發(fā)明內(nèi)容】

[0003]本實用新型的技術目的是為了解決微小間距電壓擊穿空氣放電現(xiàn)象，克服傳統(tǒng)SOP雙基島封裝對微小間距電壓擊穿空氣放電的不足，本實用新型提供了一種提高間隙放電電壓值以達到防空氣擊穿的集成電路的雙基島7引腳引線框結(jié)構(gòu)。
[0004]集成電路的雙基島7引腳引線框結(jié)構(gòu)，包括基板上設有基島及引線框單元，所述基島上設有芯片，所述芯片設有7個引線管腳，基島之間的間隙距離為0.5mm，引線管腳與基島之間間隙距離為0.4mm ;引線框單元8個為一列，分成若干列設置在所述基板上。[0005]更進一步的，所述引線框單元每兩列為一組，分成若干組設置在所述基板上。
[0006]更進一步的，所述引線框單元共有16組整齊排列在所述基板上。
[0007]本實用新型的封裝技術與現(xiàn)有技術相比具有以下有益的技術效果:在本實用新型中，把集成電路設計成7個引線管腳。采用混合封裝方法，把原來的單基島設計成雙基島結(jié)構(gòu)，可以同時封裝兩顆芯片，節(jié)約了封裝成本，以前封裝兩個芯片才可以達到的功能，采用本封裝可以在一個封裝體完成封裝，降低了封裝功耗，提高電氣性能，節(jié)約了印制電路板成本，減少了產(chǎn)品體積?？蚣軆苫鶏u間隙及管腳與基島間隙明顯的加大，大大減小了由于間距過小而產(chǎn)生的電壓擊穿空氣放電現(xiàn)象風險；間隙放電電壓值大大提高，間隙空氣擊穿強度大大降低，滿足高功率驅(qū)動IC的封裝。由于框架每列設置了 8個引線框單元，相比現(xiàn)有傳統(tǒng)的SOP封裝引線框結(jié)構(gòu)，生產(chǎn)效率大大提高，從而大大降低了人工成本；同時也能夠有效降低用電量以及樹脂的用量，因而技術效果明顯。
【專利附圖】

【附圖說明】
[0008]圖1是為本實用新型一個實施例的結(jié)構(gòu)示意圖。
[0009]圖2為本實用新型一個實施例中圖1的A標記處的放大圖。
【具體實施方式】
[0010]結(jié)合圖1至圖2，本實用新型集成電路的雙基島7引腳引線框結(jié)構(gòu)，集成電路的雙基島7引腳引線框結(jié)構(gòu)，包括基板上設有基島及引線框單元，所述基島上設有芯片，所述芯片設有7個引線管腳，基島之間的間隙距離為0.5mm，引線管腳與基島之間間隙距離為
0.4_ ;引線框單元8個為一列，分成若干列設置在所述基板上。引線框單元每兩列為一組，分成若干組設置在所述基板上。引線框單元共有16組整齊排列在所述基板上。本實用新型的結(jié)構(gòu)最主要是改變了產(chǎn)品微小間距電壓擊穿空氣放電問題，大大提高了產(chǎn)品的可靠性；為了提高產(chǎn)品塑封體內(nèi)擊穿電壓值，在雙基島設計的時候，把雙基島之間的間隙距離設計為0.5mm，把管腳與基島之間間隙距離設計為0.4mm ;圖1所示，包括一塊矩形的基板1，以及排布于基板I上的若干引線框單元2。圖1清楚可見，引線框單元2每8個為一列。每兩列引線框單元2為一組，為了附圖的線條清晰可見，圖1采用了省略法，圖2為圖1中A局部的局部放大圖，由圖2可見單個引線框單元2。
[0011]在整個基板I上排布有16組計32列引線框單元2，8個為一列，這樣每塊引線框結(jié)構(gòu)上的引線框單元2共計256個，可裝256只電路。而每?？沙?片高壓差7PIN封裝引線框結(jié)構(gòu)，可出電路數(shù)達到2048只，相比現(xiàn)有5排結(jié)構(gòu)的SOP封裝引線框結(jié)構(gòu)，生產(chǎn)效率提高82.9%，從而大大降低了人工成本，同時也能夠有效降低用電量以及樹脂的用量，因而技術效果明顯。
[0012]本實用新型封裝技術方案之引線框架基島間隙設計為0.5mm，最小擊穿電壓值為:1811V，基島與管腳間間隙設計為0.4mm，最小擊穿電壓值為:1761V，解決了微小間隙空氣放電擊穿問題，大大提高了產(chǎn)品可靠性。本實用新型還產(chǎn)生了一項高功率7 pin切筋模具的設計，解決了相關溢料及塑封體開裂問題，使之可以穩(wěn)定的生產(chǎn)。本實用新型高功率7 pin雙基島封裝引線框架設計中，封裝體內(nèi)，基島及基島與管腳之間的間隙分別為
0.5mm和0.4mm,間隙放電電壓值分別是1811V各1761V ;間隙空氣擊穿強度分別是36V/dmm(注:Idmm=0.0lmm 和 44 V/dmm(注:Idmm=0.0lmm);封裝體外，Pin6 與 Pin7 之間間距為2.54mm,間隙放電電壓值是2830V，間隙空氣擊穿強度為11.14V/dmm (注:Idmm=0.01mm)。
【權利要求】
1.集成電路的雙基島7引腳引線框結(jié)構(gòu)，包括基板上設有基島及引線框單元，所述基島上設有芯片，所述芯片設有7個引線管腳，其特征是:基島之間的間隙距離為0.5mm，引線管腳與基島之間間隙距離為0.4_;引線框單元8個為一列，分成若干列設置在所述基板上。
2.如權利要求1所述的集成電路的雙基島7引腳引線框結(jié)構(gòu)，其特征是:所述引線框單元每兩列為一組，分成若干組設置在所述基板上。
3.如權利要求2所述的集成電路的雙基島7引腳引線框結(jié)構(gòu)，其特征是:所述引線框單元共有16組整齊排列在所述基板上。
【文檔編號】H01L23/495GK203826367SQ201420101959
【公開日】2014年9月10日 申請日期:2014年3月7日 優(yōu)先權日:2014年3月7日
【發(fā)明者】劉興波, 黃立剛, 黃乙為, 陳永金, 周維 申請人:氣派科技股份有限公司