半導體封裝件及其制造方法
【專利摘要】提供了一種半導體封裝件及其制造方法，所述半導體封裝件包括安裝在基板的上表面、下表面或者下表面和上表面二者上的芯片構(gòu)件。半導體封裝件還包括：成型部，堆疊為使芯片構(gòu)件嵌入；連接構(gòu)件，設(shè)置在成型部的中部；焊料部，形成在連接構(gòu)件的一部分上。
【專利說明】半導體封裝件及其制造方法
[0001 ] 本申請要求于2015年4月23日在韓國知識產(chǎn)權(quán)局提交的第10-2015-0057227號韓國專利申請的優(yōu)先權(quán)的權(quán)益，所述申請的公開內(nèi)容通過引用被包含于此。
技術(shù)領(lǐng)域
[0002]以下描述涉及一種半導體封裝件及其制造方法。
【背景技術(shù)】
[0003]為了制造緊湊、高性能半導體封裝件，最近的趨勢是研發(fā)一種電子組件安裝在基板的上表面和下表面上的結(jié)構(gòu)。
[0004]然而，在將電子組件安裝在基板的上表面和下表面上的情況下，成型部形成在基板的上表面和下表面上。結(jié)果，難以形成外連接端子。
[0005]此外，外連接端子主要設(shè)置在成型部的下表面的外部區(qū)域上。此外，隨著模塊尺寸增大，由于引腳僅設(shè)置在外部區(qū)域上導致基板易于受到應力的影響。
[0006]此外，由于成型部與鍍層之間的粘附性減小導致難以將銅圖案插入到成型部上，因此通過基板中的電子組件接收和處理的信號特性下降。

【發(fā)明內(nèi)容】

[0007]提供該
【發(fā)明內(nèi)容】
以簡化形式來介紹選擇的發(fā)明構(gòu)思，以下在【具體實施方式】中進一步描述該發(fā)明構(gòu)思。本
【發(fā)明內(nèi)容】
無意限定所要求保護的主題的主要特征和必要特征，也無意被用于幫助確定所要求保護的主題的范圍。
[0008]根據(jù)實施例，提供一種半導體封裝件，所述半導體封裝件包括:芯片構(gòu)件，安裝在基板的上表面、下表面或者上表面和下表面二者上；成型部，堆疊為使芯片構(gòu)件嵌入;連接構(gòu)件，設(shè)置在成型部的中部;焊料部，形成在連接構(gòu)件的一部分上。
[0009]所述連接構(gòu)件可部分地暴露于成型部的外部。
[0010]所述焊料部可被設(shè)置為暴露于連接構(gòu)件的外部。
[0011]所述成型部可包括堆疊在基板的上表面上的第一成型部以及堆疊在基板的下表面上的第二成型部。
[0012]所述連接構(gòu)件可堆疊在第二成型部上，并且呈板形。
[0013]所述連接構(gòu)件可通過輔助連接導體連接到基板。
[0014]第二成型部的邊緣可形成有主連接導體。
[0015]所述連接構(gòu)件可通過無電鍍覆或使用導電膏圖案化形成。
[0016]所述成型部可由環(huán)氧塑封料(EMC)形成。
[0017]所述芯片構(gòu)件可部分地暴露于第一成型部的外部。
[0018]所述芯片構(gòu)件可部分地暴露于第二成型部的外部。
[0019]所述焊料部可形成在第二成型部的中部。
[0020]根據(jù)另一實施例，提供一種制造半導體封裝件的方法，所述方法包括:在基板上安裝至少一個芯片構(gòu)件;形成密封芯片構(gòu)件的成型部;在成型部上堆疊連接構(gòu)件;在連接構(gòu)件上重新堆疊成型部;在連接構(gòu)件的一部分上形成焊料部。
[0021 ]所述方法還可包括:將連接構(gòu)件部分地暴露于成型部的外部。
[0022]所述方法還可包括:將位于連接構(gòu)件上的焊料部設(shè)置為暴露于連接構(gòu)件的外部。
[0023]在成型部上堆疊連接構(gòu)件的步驟可包括:對成型部進行部分地蝕刻；在通過蝕刻形成的槽上形成連接構(gòu)件。
[0024]可通過無電鍍覆或使用導電膏圖案化來形成連接構(gòu)件。
[0025]在連接構(gòu)件上重新堆疊成型部的步驟可包括:將成型部堆疊為使連接構(gòu)件嵌入；通過激光鉆孔形成暴露孔，以使連接構(gòu)件部分地暴露。
[0026]其它特征和方面將通過以下的【具體實施方式】、附圖和權(quán)利要求而明顯。
【附圖說明】
[0027]通過下面結(jié)合附圖進行的實施例的描述，這些和/或其它方面將變得明顯，并且更易于理解，在附圖中:
[0028]圖1是示出根據(jù)實施例的半導體封裝件的示意性截面圖；
[0029]圖2是示出根據(jù)實施例的半導體封裝件的仰視透視圖；
[0030]圖3和圖4是示出根據(jù)實施例的在半導體封裝件中安裝基板和芯片構(gòu)件的工藝流程圖；
[0031]圖5是示出根據(jù)實施例的形成半導體封裝件的成型部的工藝流程圖；
[0032]圖6是示出根據(jù)實施例的對半導體封裝件的成型部進行蝕刻的工藝流程圖；
[0033]圖7是示出根據(jù)實施例的形成半導體封裝件的連接構(gòu)件的工藝流程圖；
[0034]圖8是示出根據(jù)實施例的重新堆疊半導體封裝件的第二成型部以使連接構(gòu)件嵌入的工藝流程圖；
[0035]圖9是根據(jù)實施例的用于描述將半導體封裝件的連接構(gòu)件局部暴露的工藝流程圖；
[0036]圖10是示出根據(jù)實施例的形成半導體封裝件的焊料部的工藝流程圖；
[0037]圖11示出了根據(jù)實施例的制造半導體封裝件100的方法。
[0038]在整個附圖和【具體實施方式】中，相同的標號指示相同的元件。附圖可不按照比例繪制，為了清晰、說明及便利，可夸大附圖中元件的相對尺寸、比例和描繪。
【具體實施方式】
[0039]提供以下【具體實施方式】，以幫助讀者獲得在此描述的方法、裝置和/或系統(tǒng)的全面理解。然而，在此所描述的方法、裝置和/或系統(tǒng)的各種改變、修改及其等同物對于本領(lǐng)域普通技術(shù)人員將是明顯的。例如，在此描述的操作順序僅僅是示例，并且其并不局限于在此所闡述的，而是除了必須以特定順序出現(xiàn)的操作外，可做出對于本領(lǐng)域的普通技術(shù)人員將是明顯的改變。此外，為了更加清楚和簡潔，可省去對于本領(lǐng)域的普通技術(shù)人員公知的功能和結(jié)構(gòu)的描述。
[0040]在此描述的特征可按照不同的形式實施，并且將不被解釋為限制于在此描述的示例。更確切地說，已經(jīng)提供了在此描述的示例，以使本公開將是徹底的和完整的，并且將把本公開的全部范圍傳達給本領(lǐng)域的普通技術(shù)人員。
[0041]無論圖號如何，相同或相應的元件都將被給定相同的標號，并且將不重復相同或相應元件的任何冗余描述。在本公開的整個說明書中，當描述的特定相關(guān)傳統(tǒng)技術(shù)被確定為避開本公開的觀點時，將省略有關(guān)的詳細描述?？稍诿枋龈鞣N元件時使用諸如“第一”和“第二”的術(shù)語，但是上述元件不應被上述術(shù)語限制。上述術(shù)語僅用于將一個元件與另一元件區(qū)分開。在附圖中，可夸大、省略或簡要地示出一些元件，所述元件的尺寸并不一定反映這些元件的實際尺寸。
[0042]圖1是示出根據(jù)實施例的半導體封裝件的示意性截面圖。圖2是示出根據(jù)實施例的半導體封裝件的仰視透視圖。
[0043]參照圖1和圖2，根據(jù)實施例的半導體封裝件100包括基板110、芯片構(gòu)件120、成型部130、連接構(gòu)件140和焊料部150。
[0044]基板110是用于將芯片構(gòu)件120安裝在其至少一個表面上的元件，并且為各種類型的基板(例如，陶瓷基板、印刷電路板和柔性基板)中的任何一種。
[0045]此外，可在基板110的上表面和下表面中的一個表面或兩個表面上形成用于安裝芯片構(gòu)件120的安裝電極(未示出)以及用于將安裝電極彼此電連接的布線圖案(未示出)。
[0046]此外，基板110是包括多個層的多層基板，用于形成電連接的電路圖案(未示出)可形成在多個層中的每兩個層之間。
[0047]此外，導電過孔112將形成在基板110的上表面和下表面上的安裝電極和形成在基板110上的電路圖案電連接。
[0048]芯片構(gòu)件120安裝在基板110的至少一個表面上，并且包括諸如無源元件和有源元件的各種元件。無源元件可包括電阻器、電感器和電容器中的至少一個。有源元件可以是提供功率增益(供應任何能量或者控制基板110內(nèi)的電流流動)的任何電子元件。任何元件可被用作芯片構(gòu)件120，只要該元件可安裝在基板110上即可。
[0049]這些芯片構(gòu)件120安裝在基板110的上表面和下表面兩者上。
[0050]此外，基于芯片構(gòu)件120的尺寸和形狀以及半導體封裝件100的設(shè)計，芯片構(gòu)件120以各種形式設(shè)置在基板110的上表面和下表面上。
[0051]此外，芯片構(gòu)件120以倒裝芯片的形式安裝在基板110上，或者通過結(jié)合線電結(jié)合到基板110。
[0052]成型部130堆疊在基板110上，以將芯片構(gòu)件120嵌入在其中。此外，成型部130包括:第一成型部132，堆疊在基板110的上表面上；第二成型部134，堆疊在基板110的下表面上。
[0053]也就是說，成型部130對安裝在基板110的上表面和下表面上的芯片構(gòu)件120進行密封。此外，對安裝在基板110上的芯片構(gòu)件120之間的間隙進行填充，以防止芯片構(gòu)件120之間發(fā)生電短路，成型部130圍繞芯片構(gòu)件120的外部，以將芯片構(gòu)件120固定在基板110上。因此，防止芯片構(gòu)件120因外部沖擊而損壞和分離。
[°°54] 成型部I 30由包括樹脂材料(例如，諸如環(huán)氧塑封料(EMC，epoxy moldingcompound)的環(huán)氧樹脂)的絕緣材料形成。
[0055]在實施例中，第一成型部132堆疊在基板110的上表面上，以將芯片構(gòu)件120全部嵌入在第一成型部132中。然而，堆疊方式不限于此，各種可選的實施例是可行的。例如，芯片構(gòu)件120中的至少一個可部分地暴露于第一成型部132的外部。
[0056]此外，第二成型部134堆疊在基板110的下表面上，以將芯片構(gòu)件120全部嵌入在第二成型部134中。然而，與第一成型部132—樣，就第二成型部134而言，各種可選的實施例是可行的。例如，芯片構(gòu)件120中的至少一個可部分地暴露于第二成型部134的外部。
[0057]此外，至少一個導通孔134a設(shè)置在第二成型部134的邊緣，主連接導體134b設(shè)置在導通孔134a內(nèi)。
[0058]此外，第二成型部134的使連接構(gòu)件140嵌入的部分由與其它部分的絕緣材料不同的絕緣材料形成。然而，絕緣材料不限于此，用于使連接構(gòu)件140嵌入的部分可由與其它部分的絕緣材料相同的絕緣材料形成。絕緣材料中的一些可以是硅、聚晶金剛石、氮化鋁、氧化鈹和其它類似的絕緣材料。
[0059]此外，至少一個輔助導通孔134c設(shè)置在第二成型部134的中部，輔助連接導體134d設(shè)置在輔助導通孔134c內(nèi)。輔助連接導體134d是用于使連接構(gòu)件140和基板110電連接的元件，因此，焊料部150形成在連接構(gòu)件140上。
[0060]此外，主連接導體134b的一端連接到基板110的下表面，另一端暴露于第二成型部134的外部。也就是說，主連接導體134b被設(shè)置為貫穿第二成型部134。
[0061 ]此外，主連接導體134b由導電材料(例如，金、銀、鋁或它們的合金)形成。輔助連接導體134d也可由導電材料形成。
[0062]連接構(gòu)件140設(shè)置在成型部130的中部，并且被堆疊為部分地暴露于第二成型部134的外部。也就是說，連接構(gòu)件140堆疊在第二成型部134的中部，并呈板形。作為示例，連接構(gòu)件140呈四方形板的形狀。在可選的實施例中，連接構(gòu)件140與成型部130的中部稍微偏心地設(shè)置。
[0063]此外，連接構(gòu)件140通過無電鍍覆而形成，或者通過使用導電膏圖案化而形成。
[0064]此外，焊料部150形成在連接構(gòu)件140的一部分上，并且被設(shè)置為暴露于連接構(gòu)件140的外部。因此，焊料部150連接到連接構(gòu)件140，因此，通過電源/接地端的連接部(10引腳)增加來提高信號穩(wěn)定性，焊料部150設(shè)置在半導體封裝件100的中部，以緩解應力的集中。
[0065]此外，輔助連接導體134d將連接構(gòu)件140電連接到基板110。
[0066]此外，連接構(gòu)件140容易阻擋從主基板(未示出)引入的噪聲，另一方面，防止半導體封裝件100中產(chǎn)生的噪聲被引入到主基板中。
[0067]焊料部150堆疊在暴露于外部的連接構(gòu)件140上。此外，焊料部150還堆疊在上述的主連接導體134b上。因此，焊料部150形成在第二成型部134的邊緣和中部上，從而緩解應力的集中。
[0068]也就是說，與焊料部僅堆疊在主連接導體上的傳統(tǒng)的半導體封裝件相比，根據(jù)實施例的焊料部150還形成在第二成型部134的中部，從而緩解半導體封裝件100的邊緣部的應力的集中。
[0069]此外，焊料部150還形成在中部，從而通過增加的連接部(10引腳)來提高信號穩(wěn)定性。
[0070]如上所述，通過將連接構(gòu)件140堆疊為嵌入在第二成型部134的中部中而使焊料部150形成在半導體封裝件100的中部。
[0071]因此，提高了信號穩(wěn)定性，此外，可緩解應力的集中。
[0072]在下文中，將參照附圖描述根據(jù)實施例的制造半導體封裝件的方法。
[0073]圖3至圖9是示出根據(jù)實施例的制造半導體封裝件的方法的工藝流程圖。
[0074]在下文中，將按順序參照圖3至圖9描述根據(jù)實施例的制造半導體封裝件的方法。
[0075]圖3和圖4是示出根據(jù)實施例的安裝半導體封裝件的基板和芯片構(gòu)件的工藝流程圖。
[0076]參照圖3，首先，制備基板110?；?10是用于將芯片構(gòu)件120安裝在其上表面和下表面上的元件，并且可以為各種類型的基板(例如，陶瓷基板、印刷電路板和柔性基板)中的任何一種。
[0077]此外，可在基板110的上表面和下表面中的一個表面或兩個表面上形成用于安裝芯片構(gòu)件120的安裝電極(未示出)以及用于將安裝電極彼此電連接的布線圖案(未示出)。
[0078]在實施例中，基板110是包括多個層和電路圖案(未示出)的多層基板，其中，電路圖案用于形成多個層中的每兩個層之間的電連接。
[0079]此外，基板110包括使形成在基板110的上表面和下表面上的安裝電極和形成在基板110上的電路圖案電連接的導電過孔112。
[0080]此外，至少一個芯片構(gòu)件120安裝在基板110上。也就是說，芯片構(gòu)件120安裝在基板110的上表面和下表面上，如圖4所示。在示例中，芯片構(gòu)件120以倒裝芯片的形式安裝在基板110上，或者通過結(jié)合線電結(jié)合到基板110。
[0081]此外，芯片構(gòu)件120包括諸如無源元件和有源元件的各種元件。當將元件安裝在基板110上時，無源元件或有源元件可用作芯片構(gòu)件120。
[0082]此外，基于芯片構(gòu)件120的尺寸和形狀以及半導體封裝件100的設(shè)計，芯片構(gòu)件120以各種形狀和尺寸設(shè)置在基板110的上表面和下表面上。
[0083]圖5是示出根據(jù)實施例的形成半導體封裝件的成型部的工藝流程圖。
[0084]參照圖5，在基板110上堆疊成型部130，從而將芯片構(gòu)件120密封。也就是說，成型部130包括:第一成型部132，將安裝在基板110的上表面上的芯片構(gòu)件120嵌入;第二成型部134，將安裝在基板110的下表面上的芯片構(gòu)件120嵌入。
[0085]因此，安裝在基板110上的芯片構(gòu)件120之間的間隙填充有第一成型部132和第二成型部134，以防止芯片構(gòu)件120之間發(fā)生電短路。成型部132和134圍繞芯片構(gòu)件120的外部，以用于將芯片構(gòu)件120固定在基板110上。因此，防止芯片構(gòu)件120因外部沖擊而損壞和分咼。
[0086]這些成型部130由包括樹脂材料(例如，諸如環(huán)氧塑封料(EMC)的環(huán)氧樹脂)的絕緣材料形成。
[0087]同時，在實施例中，第一成型部132和第二成型部134堆疊在基板110的上表面和下表面上，以將芯片構(gòu)件120全部嵌入在第一成型部132和第二成型部134中。然而，堆疊方式不限于此，各種可選的實施例可以是可行的。例如，芯片構(gòu)件120中的至少一個可部分地暴露于第一成型部132和第二成型部134的外部。
[0088]此外，在一個示例中，導通孔134a形成在第二成型部134的邊緣，輔助導通孔134c形成在第二成型部134的中部。主連接導體134b和輔助連接導體134d分別形成在導通孔134a和輔助導通孔134c中。
[0089]主連接導體134b和輔助連接導體134d由導電材料(例如，金、銀、鋁或它們的合金)形成。
[0090]圖6是示出根據(jù)實施例的對半導體封裝件進行蝕刻的工藝流程圖。圖7是示出根據(jù)實施例的形成半導體封裝件的連接構(gòu)件的工藝流程圖。
[0091]參照圖6，對堆疊在基板110上的第二成型部134進行蝕刻。也就是說，通過對第二成型部134的蝕刻來形成槽202。在一個示意性的示例中，形成在第二成型部134上的槽202大于連接構(gòu)件140的尺寸。
[0092]在示例中，在將連接構(gòu)件140形成在第二成型部134上之后，當在連接構(gòu)件140上重新堆疊第二成型部134時，槽202形成得比連接構(gòu)件140的尺寸大，以增大重新堆疊的第二成型部134與現(xiàn)有的第二成型部134之間的結(jié)合強度。在可選的示例中，槽202的尺寸與連接構(gòu)件140的尺寸相同。
[0093]此外，上述的輔助連接導體134d在由第二成型部134形成的槽202上暴露于外部。也就是說，輔助連接導體134d被蝕刻。
[0094]此外，通過蝕刻形成的槽202設(shè)置在第二成型部134的中部。此外，槽202具有容易將連接構(gòu)件140暴露的深度。在可選的構(gòu)造中，槽202設(shè)置在第二成型部134的稍微偏心的部分。
[0095]此外，如圖7所示，連接構(gòu)件140堆疊在通過對第二成型部134的蝕刻而形成的槽202上。在示例中，通過無電鍍覆或通過使用導電膏圖案化來形成連接構(gòu)件140。
[0096]此外，連接構(gòu)件140形成為與輔助連接導體134d接觸。
[0097]此外，如上所述，連接構(gòu)件140形成為具有比形成在第二成型部134上的槽202的尺寸小的尺寸。也就是說，通過堆疊來形成連接構(gòu)件140，以使連接構(gòu)件140具有比形成在第二成型部134上的槽202的區(qū)域小的區(qū)域。
[0098]同時，連接構(gòu)件140呈四方形板的形狀。
[0099]圖8是示出根據(jù)實施例的重新堆疊半導體封裝件的第二成型部以使連接構(gòu)件嵌入的工藝流程圖。圖9是示出根據(jù)實施例的將半導體封裝件的連接構(gòu)件局部暴露的工藝流程圖。
[0100]參照圖8，在通過對第二成型部134的蝕刻形成的槽202(見圖7)上重新堆疊第二成型部134。此外，重新堆疊的第二成型部134由與其它部分的絕緣材料相同或不同的絕緣材料形成。
[0101]此外，由于通過對第二成型部134的蝕刻而形成的槽202形成為具有比連接構(gòu)件140大的尺寸，因此可增大重新堆疊在槽202上的第二成型部134與之前堆疊的第二成型部134之間的結(jié)合強度。
[0102]因此，連接構(gòu)件140穩(wěn)固地嵌入在第二成型部134中，因此，防止連接構(gòu)件140的上升或變形。
[0103]然后，如圖9所示，在重新堆疊以使連接構(gòu)件140嵌入的第二成型部134上形成暴露孔204。在示例中，第二成型部134堆疊在連接構(gòu)件140上，使連接構(gòu)件140部分地暴露于外部。
[0104]在示例中，通過激光鉆孔形成暴露孔204。
[0105]因此，通過形成暴露孔204，連接構(gòu)件140部分地暴露于外部。
[0106]圖10是根據(jù)實施例的用于描述形成半導體封裝件的焊料部的工藝流程圖。
[0107]參照圖10，在暴露于外部的連接構(gòu)件140上堆疊焊料部150。此外，還在主連接導體134b上堆疊焊料部150。因此，焊料部150形成在第二成型部134的邊緣和中央部。
[0108]焊料部150形成在第二成型部134的邊緣和中央部，以緩解應力的集中。
[0109]也就是說，與焊料部150僅堆疊在主連接導體134b上的情況相比，焊料部150還形成在第二成型部134b的中部，以緩解半導體封裝件110的邊緣部的應力的集中。
[0110]此外，焊料部150還形成在中部，以通過增加連接部(10引腳)來提高信號穩(wěn)定性。
[0111]此外，如上所述，連接構(gòu)件140具有比對第二成型部134通過蝕刻而形成的槽202小的尺寸，以在重新堆疊第二成型部時增大重新堆疊的第二成型部134與之前形成的第二成型部134之間的結(jié)合強度。
[0112]因此，連接構(gòu)件140穩(wěn)固地結(jié)合到第二成型部134，以防止連接構(gòu)件140的上升和變形。
[0113]此外，通過形成在連接構(gòu)件140上的焊料部150防止施加到半導體封裝件100的邊緣的應力的集中。
[0114]此外，通過連接構(gòu)件140容易阻擋噪聲。
[0115]此外，焊料部150形成在中央部，通過增加連接部(10引腳)來提高信號穩(wěn)定性。
[0116]圖11示出了根據(jù)實施例的制造半導體封裝件100的方法。圖11中示出的以及下面描述的功能在先前描述由于形成半導體封裝件100而在圖3至圖10示出的結(jié)構(gòu)元件時已經(jīng)詳細地進行了描述。因此，在此包含之前包括的描述。在操作1110處，所述方法制備基板110。在操作1120處，所述方法在基板110上安裝至少一個芯片構(gòu)件120。在操作1130處，所述方法形成對芯片構(gòu)件120進行密封的成型部130。在操作1140處，所述方法在成型部130上堆疊連接構(gòu)件140。在操作1150處，所述方法在連接構(gòu)件140上重新堆疊成型部130，以將連接構(gòu)件140部分地暴露。在操作1160處，所述方法在暴露于其外部的連接構(gòu)件140上形成焊料部150。
[0117]如上所述，根據(jù)各個實施例，提高了信號穩(wěn)定性，并且防止了應力的集中。
[0118]雖然本公開包括具體示例，但是對于本領(lǐng)域普通技術(shù)人員將明顯的是，在不脫離權(quán)利要求及其等同物的精神和范圍的情況下，可對這些示例做出形式和細節(jié)上的各種改變。在此描述的示例將僅被視為描述性意義，而并不是為了限制的目的。每個示例中的特征或方面的描述將被視為可適用于其它示例中相似的特征或方面。如果以不同的順序執(zhí)行所描述的技術(shù)，和/或如果以不同的方式來組合描述的系統(tǒng)、架構(gòu)、裝置或電路中的組件，和/或通過其它的組件或它們的等同物替換或者增加組件，則可實現(xiàn)合適的結(jié)果。因此，本公開的范圍不是由【具體實施方式】限定，而是由權(quán)利要求及其等同物限定，權(quán)利要求及其等同物范圍內(nèi)的全部變型將被解釋為包括在本公開中。
【主權(quán)項】
1.一種半導體封裝件，包括: 芯片構(gòu)件，安裝在基板的上表面、下表面或者上表面和下表面二者上； 成型部，堆疊為使芯片構(gòu)件嵌入； 連接構(gòu)件，設(shè)置在成型部的中部； 焊料部，形成在連接構(gòu)件的一部分上。2.如權(quán)利要求1所述的半導體封裝件，其中，所述連接構(gòu)件部分地暴露于成型部的外部。3.如權(quán)利要求1所述的半導體封裝件，其中，所述焊料部被設(shè)置為暴露于連接構(gòu)件的外部。4.如權(quán)利要求1所述的半導體封裝件，其中，所述成型部包括堆疊在基板的上表面上的第一成型部以及堆疊在基板的下表面上的第二成型部。5.如權(quán)利要求4所述的半導體封裝件，其中，所述連接構(gòu)件堆疊在第二成型部上，并且呈板形。6.如權(quán)利要求5所述的半導體封裝件，其中，所述連接構(gòu)件通過輔助連接導體連接到基板。7.如權(quán)利要求4所述的半導體封裝件，其中，第二成型部的邊緣形成有主連接導體。8.如權(quán)利要求1所述的半導體封裝件，其中，所述連接構(gòu)件通過無電鍍覆形成或使用導電膏圖案化形成。9.如權(quán)利要求1所述的半導體封裝件，其中，所述成型部由環(huán)氧塑封料形成。10.如權(quán)利要求4所述的半導體封裝件，其中，所述芯片構(gòu)件部分地暴露于第一成型部的外部。11.如權(quán)利要求4所述的半導體封裝件，其中，所述芯片構(gòu)件部分地暴露于第二成型部的外部。12.如權(quán)利要求4所述的半導體封裝件，其中，所述焊料部形成在第二成型部的中部。13.—種制造半導體封裝件的方法，包括: 在基板上安裝至少一個芯片構(gòu)件； 形成密封芯片構(gòu)件的成型部； 在成型部上堆疊連接構(gòu)件； 在連接構(gòu)件上重新堆疊成型部； 在連接構(gòu)件的一部分上形成焊料部。14.如權(quán)利要求13所述的方法，所述方法還包括: 將連接構(gòu)件部分地暴露于成型部的外部。15.如權(quán)利要求13所述的方法，所述方法還包括: 將位于連接構(gòu)件上的焊料部設(shè)置為暴露于連接構(gòu)件的外部。16.如權(quán)利要求13所述的方法，其中，在成型部上堆疊連接構(gòu)件的步驟包括: 對成型部進行部分地蝕刻； 在通過蝕刻形成的槽上形成連接構(gòu)件。17.如權(quán)利要求16所述的方法，其中，通過無電鍍覆或使用導電膏圖案化來形成連接構(gòu)件。18.如權(quán)利要求13所述的方法，其中，在連接構(gòu)件上重新堆疊成型部的步驟包括:將成型部堆疊為使連接構(gòu)件嵌入；通過激光鉆孔形成暴露孔，以將連接構(gòu)件部分地暴露。
【文檔編號】H01L23/488GK106067447SQ201610073003
【公開日】2016年11月2日
【申請日】2016年2月2日 公開號201610073003.7, CN 106067447 A, CN 106067447A, CN 201610073003, CN-A-106067447, CN106067447 A, CN106067447A, CN201610073003, CN201610073003.7
【發(fā)明人】柳鍾仁, 沈杞柱, 俞度在, 李奇柱, 金鎮(zhèn)洙
【申請人】三星電機株式會社