本發(fā)明涉及一種封裝件及其制造方法，更具體地，涉及一種包含兩個再布線層的封裝件及其制造方法。

背景技術(shù)：

堆疊封裝(Package on Package，POP)可以通過將兩個或更多個封裝件彼此堆疊，將其組合成單個封裝結(jié)構(gòu)來減小集成電路所需的系統(tǒng)電路板面積，從而實現(xiàn)更大的集成電路密度和更大的封裝密度。然而，POP封裝結(jié)構(gòu)由于其頂部封裝件的熱膨脹系數(shù)(CTE)高且底部封裝件的熱膨脹系數(shù)低而可能發(fā)生翹曲，因此可能導(dǎo)致POP封裝結(jié)構(gòu)失效或性能降低等。

晶圓級封裝(Wafer Level Package，WLP)是對整片晶圓進(jìn)行封裝測試后再切割成單個成品芯片，因此又可稱為圓片級-芯片尺寸封裝(WLP-CSP)。晶圓級封裝可以實現(xiàn)高度微型化，器件成本隨著器件尺寸的減小和晶圓尺寸的增大而顯著降低。但是由于采用晶圓級芯片尺寸封裝技術(shù)封裝后的芯片功能較為單一，需要封裝后另外加上外圍電路來實現(xiàn)完整的系統(tǒng)功能。

技術(shù)實現(xiàn)要素：

為了解決上述問題，本申請采用系統(tǒng)級封裝(System in a Package，SIP)將包括應(yīng)用處理器、存儲器等多種功能芯片集成在一個封裝結(jié)構(gòu)內(nèi)，同時滿足應(yīng)用處理器(AP)所需要的小跡線間距(trace pitch)和存儲器所需要的大跡線間距，工藝簡單、成本低、封裝件薄。

本發(fā)明提供了一種封裝件，所述封裝件可以包括：第一再布線層；第一芯片，位于第一再布線層上并且電連接到第一再布線層；第二芯片，位于第一芯片上；第二再布線層，位于第二芯片上方并且與第二芯片電連接；塑封層，將第一芯片和第二芯片密封；其中，第一再布線層與第二再布線層之間設(shè)置有第一金屬柱，第一再布線層與第二再布線層通過第一金屬柱電連接，第一芯片和第二芯片之間設(shè)置有絕緣粘合層，第二芯片和第二再布線層之間設(shè)置有第二金屬柱，第一芯片和第二芯片通過第一再布線層、第一金屬柱、第二再布線層和第二金屬柱電連接。

根據(jù)本發(fā)明的示例性實施例，連接第一再布線層和第二再布線層的第一金屬柱可以穿透塑封層。

根據(jù)本發(fā)明的示例性實施例，所述封裝件還可以包括將第一再布線層與外部連接的焊球。

根據(jù)本發(fā)明的示例性實施例，第一芯片可以通過焊料凸起與第一再布線層電連接。

根據(jù)本發(fā)明的示例性實施例，第二芯片可以設(shè)置為多個。

根據(jù)本發(fā)明的示例性實施例，第一芯片與第二芯片的類型可以不同和/或尺寸可以不同。

本發(fā)明提供了一種制造封裝件的方法，所述方法可以包括以下工藝：

(1)在載板上設(shè)置第一再布線層，第一再布線層包括第一介電層和第一金屬線，第一介電層具有暴露第一金屬線的開口；

(2)將第一芯片附著到設(shè)置有第一再布線層的載板上，第一芯片通過焊料凸起與第一再布線層電連接；

(3)在第一芯片上設(shè)置第二芯片，第二芯片與第一芯片之間設(shè)置有絕緣粘合層；

(4)在第一再布線層上設(shè)置第一金屬柱，在第二芯片上設(shè)置第二金屬柱；

(5)使用塑封層將第一芯片、第二芯片、第一再布線層、第一金屬柱和第二金屬柱密封，并且對塑封層進(jìn)行蝕刻，從而暴露第一金屬柱和第二金屬柱；

(6)在暴露的第一金屬柱和第二金屬柱的上表面上設(shè)置第二再布線層，使第二芯片通過第二金屬柱、第二再布線層和第一金屬柱電連接到第一再布線層，第二再布線層包括第二介電層和第二金屬線。

根據(jù)本發(fā)明的示例性實施例，所述方法還可以包括通過蝕刻去除載板以暴露第一再布線層，并且在第一再布線層的暴露的表面上設(shè)置焊球。

根據(jù)本發(fā)明的示例性實施例，第二芯片可以設(shè)置為多個。

根據(jù)本發(fā)明的示例性實施例，第一芯片與第二芯片的類型可以不同和/或尺寸可以不同。

附圖說明

通過下面結(jié)合附圖進(jìn)行的描述，本發(fā)明的上述和其他目的和特點將會變得更加清楚，其中：

圖1是示出根據(jù)本發(fā)明的示例性實施例的封裝件的剖視圖；

圖2至圖9是示出制造根據(jù)本發(fā)明的示例性實施例的封裝件的方法的剖視圖；

圖10是示出傳統(tǒng)POP封裝結(jié)構(gòu)的剖視圖。

具體實施方式

在下文中將參照附圖更充分地描述本發(fā)明構(gòu)思，附圖中示出了本發(fā)明的實施例。然而，本發(fā)明可以以許多不同形式實施并且不應(yīng)該解釋為受限于這里闡述的實施例。相反，提供這些實施例使得本公開將是徹底的和完整的，并且將本發(fā)明的范圍充分地傳達(dá)給本領(lǐng)域的技術(shù)人員。在附圖中，為了清楚，層和區(qū)域的尺寸和相對尺寸可以被夸大。附圖本質(zhì)上也是示意性的。在整個附圖中，同樣的附圖標(biāo)記表示同樣的元件。

在這里所使用的術(shù)語是僅用于描述具體實施例的目的并且不意圖限制本發(fā)明。如在這里所使用的，除非上下文另有清楚地指示，否則單數(shù)形式“一個”、“一種”、“該”和“所述”也意圖包括復(fù)數(shù)形式。還將理解的是，當(dāng)在本說明書中使用術(shù)語“包括”和/或“包含”時，說明存在陳述的特征、區(qū)域、整體、步驟、操作、元件和/或組件，但是不排除存在或添加一個或更多個其他的特征、區(qū)域、整體、步驟、操作、元件、組件和/或它們的組。

現(xiàn)在將在下文中參照附圖更充分地描述本發(fā)明。

圖1是示出根據(jù)本發(fā)明的示例性實施例的封裝件10的剖視圖。

參照圖1，根據(jù)示例性實施例的封裝件10包括第一芯片140和第二芯片160、第一再布線層和第二再布線層以及塑封層190。

在根據(jù)示例性實施例的封裝件10中，第一芯片140可以是應(yīng)用處理器(AP)，第二芯片160可以是存儲器，但是本示例性實施例不限于此。第一芯片140和第二芯片160的類型可以相同，也可以不同。第二芯片160堆疊在第一芯片140上，它們之間設(shè)置有絕緣粘合層150。盡管圖1中示出了一個第二芯片160設(shè)置在第一芯片140上，但是本發(fā)明不限于此，可以將多個第二芯片設(shè)置在第一芯片上。

第一再布線層設(shè)置在第一芯片140的下方，通過焊料凸起130與第一芯片140電連接。第一再布線層包括第一金屬線110和位于第一金屬線110上的第一介電層120。第一金屬線110的材料可以包括銅、鋁、鎳、金、銀、鈦中的一種或其組合。第一介電層120的材料可以包括環(huán)氧樹脂、硅膠、PI、PBO、BCB、氧化硅、磷硅玻璃以及含氟玻璃中的至少一種，但是本發(fā)明不限于此。第一介電層120具有暴露第一金屬線110的開口OP。

第二再布線層設(shè)置在第二芯片160的上方，通過第二金屬柱200與第二芯片160電連接。第二再布線層包括第二金屬線210和位于第二金屬線210上的第二介電層220。第二金屬線210可以包括銅、鋁、鎳、金、銀、鈦中的一種或其組合。第二介電層220可以包括環(huán)氧樹脂、硅膠、PI、PBO、BCB、氧化硅、磷硅玻璃以及含氟玻璃中的至少一種，但是本發(fā)明不限于此。

塑封層190將第一芯片140和第二芯片160塑封在其內(nèi)部。塑封層190可以一次模塑成型，并且可以包括甲基丙烯酸甲酯-苯乙烯共聚物、酚醛環(huán)氧樹脂、甲酚甲醛環(huán)氧樹脂、溴化酚醛環(huán)氧樹脂等中的任意一種或幾種，但本發(fā)明中形成塑封層的材料不限于此。

第一再布線層和第二再布線層之間可以設(shè)置有第一金屬柱180，第一金屬柱穿透塑封層190，第一再布線層和第二再布線層通過第一金屬柱180電連接。因此，第一芯片140和第二芯片160可以通過第一再布線層和第二再布線層以及焊料凸起130、第一金屬柱180和第二金屬柱200彼此電連接。

第一再布線層的下表面上可以設(shè)置有多個焊球230，以與外部裝置連接。焊球可以設(shè)置在金屬柱180正下方。

盡管在圖中示出了第二芯片通過金屬柱與第二再布線電連接，但是根據(jù)本發(fā)明的示例性實施例，第二芯片可以通過諸如焊料凸起等與第二再布線電連接。

圖2至圖9是示出制造根據(jù)本發(fā)明的示例性實施例的封裝件的方法的剖視圖。

參照圖2，在諸如硅的載板100上設(shè)置第一再布線層。第一再布線層包括第一金屬線110和第一介電層120，第一介電層120設(shè)置在第一金屬線110上。在第一介電層120上設(shè)置暴露第一金屬線110的多個開口OP。第一介電層120的材料可以包括環(huán)氧樹脂、硅膠、PI、PBO、BCB、氧化硅、磷硅玻璃以及含氟玻璃中的至少一種，但是本發(fā)明不限于此。第一金屬線110的材料可以包括銅、鋁、鎳、金、銀、鈦中的一種或其組合。

參照圖3，采用倒裝芯片方法將第一芯片140附著到設(shè)置有第一再布線層的載板100上。將焊料凸起130設(shè)置在第一芯片140與第一再布線層之間，即，將焊料凸起130設(shè)置在第一介電層120的開口OP中，使得第一芯片140通過焊料凸起130與第一再布線層電連接。第一芯片140可以是應(yīng)用處理器，但本發(fā)明不限于此。

如圖4所示，通過使用絕緣粘合層150將第二芯片160附著到第一芯片140上。第二芯片160的尺寸可以比第一芯片140的尺寸小。第二芯片160可以設(shè)置為多個，并且可以是存儲器，但本發(fā)明不限于此。

參照圖5，分別在第一再布線層和第二芯片160上設(shè)置第一金屬柱180和第二金屬柱200。第一金屬柱180和第二金屬柱200可以是諸如銅柱、銅螺柱等的導(dǎo)電材料。第一金屬柱180設(shè)置在第一金屬線110上，第一金屬柱180通過第一介電層120中的開口OP與第一金屬線110電連接。第二金屬柱200與焊料凸起170對應(yīng)地設(shè)置在第二芯片160上。

參照圖6，可以通過模塑成型形成塑封層190，從而密封第一芯片140、第二芯片160、第一金屬柱180和第二金屬柱200。在第一芯片140與第一再布線層之間也設(shè)置有塑封層190。塑封層190可以一次模塑成型，并且可以包括甲基丙烯酸甲酯-苯乙烯共聚物、酚醛環(huán)氧樹脂、甲酚甲醛環(huán)氧樹脂、溴化酚醛環(huán)氧樹脂等中的任意一種或幾種，但本發(fā)明中形成塑封層的材料不限于此。

參照圖7，對塑封層190進(jìn)行蝕刻以暴露第一金屬柱180和第二金屬柱200。如圖8所示，在塑封層190的上表面上設(shè)置第二再布線層。第二再布線層包括第二金屬線210和第二介電層220。第二再布線層與第一金屬柱180和第二金屬柱200接觸，從而第二再布線層和第一再布線層可以通過第一金屬柱180電連接，第二芯片160可以通過第二金屬柱200與第二再布線層電連接。第二芯片160還可以通過第二金屬柱200、第二再布線層、第一金屬柱180、第一再布線層和焊料凸起130與第一芯片140電連接。第二介電層220設(shè)置在第二金屬線210上，并且第二介電層220可以是與第一介電層120相同的材料。

如圖9所示，通過蝕刻去掉載板100，使得第一再布線層暴露。在第一再布線層下表面上設(shè)置多個焊球230，以使第一再布線110可以通過焊球230電連接到外部。

圖10是示出傳統(tǒng)POP封裝結(jié)構(gòu)20的剖視圖。根據(jù)圖10可以得知，POP封裝結(jié)構(gòu)20可以包括第一封裝件和第二封裝件，第一封裝件可以是應(yīng)用處理器，第二封裝件可以是存儲器。第二封裝件堆疊在第一封裝件上方，第一封裝件和第二封裝件通過焊球彼此電連接。在封裝結(jié)構(gòu)20中，第一封裝件是扇出晶圓級封裝結(jié)構(gòu)，第二封裝件是細(xì)間距球柵陣列(FBGA)封裝結(jié)構(gòu)。

如圖1所示的根據(jù)本發(fā)明的示例性實施例的封裝結(jié)構(gòu)10可以是扇出晶圓級結(jié)構(gòu)，利用兩個再布線層將第一芯片140和第二芯片160共同封裝在一個封裝件中，與圖10中的封裝結(jié)構(gòu)20相比，工藝簡單、成本低、厚度較小、熱膨脹系數(shù)低，從而可以改善封裝結(jié)構(gòu)的翹曲等問題。并且，封裝件10可以同時滿足存儲器所需要的大的跡線間距(例如，5μm)和應(yīng)用處理器所需要的小的跡線間距(例如，2μm)。因此隨著小型化、薄膜化以及低成本化的發(fā)展趨勢，如圖1所示出的封裝結(jié)構(gòu)越來越受到廣泛應(yīng)用。

雖然已經(jīng)參照本發(fā)明的示例性實施例具體地示出并描述了本發(fā)明，但是本領(lǐng)域普通技術(shù)人員將理解，在不脫離如所附權(quán)利要求和它們的等同物所限定的本發(fā)明的精神和范圍的情況下，可以在此做出形式和細(xì)節(jié)上的各種改變。應(yīng)當(dāng)僅僅在描述性的意義上而不是出于限制的目的來考慮實施例。因此，本發(fā)明的范圍不是由本發(fā)明的具體實施方式來限定，而是由權(quán)利要求書來限定，該范圍內(nèi)的所有差異將被解釋為包括在本發(fā)明中。