一種用于流水線模數(shù)轉換器的高中頻采樣保持電路的制作方法
【專利摘要】本發(fā)明涉及一種用于流水線模數(shù)轉換器的高中頻采樣保持電路，包括一個開關電容電路，一個輸入驅動電路，兩個柵壓襯底自舉電路，兩個共模復位電路和一個主運算放大器。本發(fā)明對現(xiàn)有電荷重分配式采樣保持電路進行改進，通過改進的采樣保持電路結構，來對其中輸入采樣開關源漏端寄生電容的電荷泄漏問題進行抑制，通過加入額外的輸入采樣開關來抵消寄生電容電荷泄露，從而實現(xiàn)增大輸入信號帶寬的目的。
【專利說明】
一種用于流水線模數(shù)轉換器的高中頻采樣保持電路
技術領域
[0001]本發(fā)明屬于集成電路技術領域，涉及一種適合于對高頻信號進行中頻采樣的采樣保持電路，尤其是一種用于流水線模數(shù)轉換器的高中頻采樣保持電路。
【背景技術】
[0002]近年來，高速高精度的模數(shù)轉換器(Analog to Digital Converter，ADC)在高清視頻、3G通信、醫(yī)療器械以及雷達等領域得到了廣泛的應用。流水線模數(shù)轉換器(PipelineADC)作為高速高精度領域ADC的最佳選擇，其性能得到了飛速發(fā)展。采樣保持電路處于流水線ADC的最前端，用于完成對模擬信號由連續(xù)到離散的轉換過程。其性能是整個模數(shù)轉換器的最高性能，并且具有不可修正性，是制約流水線ADC系統(tǒng)速度、精度和線性度指標優(yōu)勢的瓶頸。
[0003]根據(jù)奈奎斯特采樣定理，隨著輸入信號頻率與采樣時鐘頻率的大幅度提高，采樣保持電路的響應速度也需要進行相對應地提高。而其響應速度提升的核心工作和限制就是開關電容技術所依賴的高增益帶寬積運算放大器的響應速度和精度的提高。在標準的CMOS工藝條件下，該類運算放大器的性能的提升遇到了越來越多的限制。采用中頻欠采樣技術可以極大降低采樣保持電路的響應速度要求。
[0004]在流水線模數(shù)轉換器中，現(xiàn)有技術的電荷重分配式采樣保持電路如圖1所示。如圖2所示，其工作過程如下:在采樣相，S卩clkl和clklp為高電平，clk2為低電平時，開關SI閉合，輸入信號被采樣到電容Cs上，采樣保持放大器輸入端被短接到Vcm，輸出端也短接。在保持相，即clkl為低電平，clk2為高電平時，開關SI關斷，S2閉合，clklp比clkl提前跳為低電平，此時，放大器接成閉環(huán)形式，兩個采樣電容下極板被連在一起，差模電荷轉移到反饋電容Cf上，由此完成了對連續(xù)信號的離散采樣。該電路適用于高速高精度A/D轉換器。
[0005]傳統(tǒng)電荷重分配式采樣保持電路中，由于輸入采樣開關的等效電阻的非線性和體效應，以及和源漏端存在的寄生電容，會引入很大的失真，從而限制了輸入信號帶寬。另外，由于是電容形式的閉環(huán)結構，放大器需要具備較高的帶寬和增益以滿足高速高精度的要求，這樣必然要求其消耗很大的功耗以實現(xiàn)較小的建立時間。

【發(fā)明內容】

[0006]本發(fā)明要解決的技術問題是克服現(xiàn)有的缺陷，提供一種用于流水線模數(shù)轉換器的高中頻采樣保持電路，抑制現(xiàn)有電荷重分配采樣保持電路中輸入采樣開關的等效電阻的非線性和體效應，以及源漏端存在的寄生電容造成的信號失真問題，從而使采樣保持電路具有更高的輸入帶寬。
[0007 ]為了解決上述技術問題，本發(fā)明提供了如下的技術方案:
[0008]本發(fā)明一種用于流水線模數(shù)轉換器的高中頻采樣保持電路，采樣保持電路包括:
[0009]—個開關電容電路，包括采樣電容和輸入采樣開關，連接到開關電容電路中的輸入采樣開關一端進行采樣和保持;同時
[0010]—個輸入驅動電路，完成對差分輸入信號的共模電平檢測和共模電平移位功能，輸出提供給兩個共模復位電路和兩個柵壓襯底自舉電路；
[0011 ]兩個柵壓襯底自舉電路，分別接收經(jīng)過電平移位的差分輸入信號和兩路可選時鐘，進行柵壓和襯底的自舉，輸出信號傳輸?shù)介_關電容電路中的輸入采樣開關的柵端和襯底端；
[0012]兩個共模復位電路，包括共模復位電路一和共模復位電路二，共模復位電路一在保持階段為采樣保持電路提供輸入共模電平，采樣階段斷開;共模復位電路二在采樣階段為采樣保持電路提供輸入共模電平，保持階段斷開；
[0013]—個主運算放大器，在采樣階段輸入端短接，不接收信號，在保持階段形成反饋環(huán)路，對采樣信號進行保持。
[0014]進一步地，采樣電容為6個，輸入采樣開關為10個。
[0015]進一步地，主運算放大器為高中頻運算放大器。
[0016]進一步地，輸入驅動電路包括:一個輸入共模檢測跟隨電路、兩個自偏置源跟隨器和兩個輸入跟隨電路，差分輸入信號的兩端分別連接到輸入共模檢測跟隨電路的兩個輸入端、兩個自偏置源跟隨器的輸入端和兩個輸入跟隨電路的輸入端，兩個自偏置源跟隨器的輸出端和兩個輸入跟隨電路的輸出端分別接四個信號節(jié)點。
[0017]進一步地，輸入共模檢測跟隨電路包括:分別連接到差分輸入信號兩端的兩個共模檢測電阻、兩個共模檢測電容和一個基準電壓驅動電路。
[0018]進一步地，基準電壓驅動電路包括:一個輔助運算放大器和一個輸入跟隨電路，輔助運算放大器的第一輸入端連接基準電壓，輔助運算放大器的第二輸入端和輸出端連接到輸入跟隨電路，輸入跟隨電路接收輸入共模信號。
[0019]進一步地，兩個柵壓襯底自舉電路的結構相同，控制信號采用兩相互補不交疊時鐘信號，輸入信號均接輸入跟隨電路的輸出端，柵壓自舉輸出分別接兩個輸出端，襯底自舉輸出分別接另外兩個輸出端。
[0020]進一步地，共模復位電路一在保持階段與采樣電容連接，為采樣保持電路提供輸入共模電平，共模復位電路一在采樣階段與采樣電容連接斷開，輸入共模電平由共模復位電路二提供;共模復位電路二的控制信號為經(jīng)過自舉的時鐘。
[0021]本發(fā)明的有益效果:對現(xiàn)有電荷重分配式采樣保持電路進行改進，通過改進的采樣保持電路結構，來對其中輸入采樣開關源漏端寄生電容的電荷泄漏問題進行抑制，通過加入額外的輸入采樣開關來抵消寄生電容電荷泄漏，從而實現(xiàn)增大輸入信號帶寬的目的。
【附圖說明】
[0022]圖1為現(xiàn)有電荷重分配式采樣保持電路的示意圖；
[0023]圖2為現(xiàn)有電荷重分配式采樣保持電路的控制時序圖；
[0024]圖3為本發(fā)明提出的用于流水線模數(shù)轉換器的高中頻采樣保持電路示意圖；
[0025]圖4為本發(fā)明提出的輸入驅動電路的一種具體實現(xiàn)示意圖；
[0026]圖5為本發(fā)明提出的輸入共模檢測跟隨電路的一種具體實現(xiàn)示意圖；
[0027]圖6為本發(fā)明提出的柵壓襯底自舉電路的一種具體實現(xiàn)示意圖；
[0028]圖7為本發(fā)明提出的共模復位電路I的一種具體實現(xiàn)示意圖；
[0029]圖8為本發(fā)明提出的共模復位電路2的一種具體實現(xiàn)示意圖。
【具體實施方式】
[0030]本發(fā)明所列舉的實施例，只是用于幫助理解本發(fā)明，不應理解為對本發(fā)明保護范圍的限定，對于本技術領域的普通技術人員來說，在不脫離本發(fā)明思想的前提下，還可以對本發(fā)明進行改進和修飾，這些改進和修飾也落入本發(fā)明權利要求保護的范圍內。
[0031]如圖3所示，為本發(fā)明提出的用于流水線模數(shù)轉換器的高中頻采樣保持電路的結構框圖，其包括一個輸入驅動電路I，兩個柵壓襯底自舉電路2、3，兩個共模復位電路，一個主運算放大器6，第一到第十MOS管(開關管)和第一到第六電容組成的開關電容電路。其結構在現(xiàn)有結構的基礎上增加了兩個采樣電容和六個輸入采樣開關。連接到開關電容電路中的輸入采樣開關一端進行采樣和保持，同時輸入驅動電路I完成對差分輸入信號的共模電平檢測和共模電平移位功能，輸出提供給兩個共模復位電路和兩個柵壓襯底自舉電路2、3;兩個相同結構的柵壓襯底自舉電路2、3分別接收經(jīng)過電平移位的差分輸入信號和兩路可選時鐘，進行柵壓和襯底的自舉，輸出信號傳輸?shù)介_關電容電路中的輸入采樣開關的柵端和襯底端;共模復位電路一 4在保持階段為采樣保持電路提供輸入共模電平，采樣階段斷開；共模復位電路二 5在采樣階段為采樣保持電路提供共模電平，保持階段斷開;高中頻運算放大器6在采樣階段輸入端短接，不接收信號，在保持階段形成反饋環(huán)路，對采樣信號進行保持。
[0032]對于進行中頻采樣的流水線ADC采樣保持電路來說，除了輸入采樣開關的導通電阻非線性會對采樣保持電路性能造成影響之外，輸入采樣開關的源漏端寄生電容和體效應也會嚴重影響采樣保持電路的性能，為了解決這兩個問題，本發(fā)明提出的柵壓襯底自舉電路解決了輸入采樣開關的體效應造成的失真，本發(fā)明提出的改進的采樣保持電路解決了輸入采樣開關的源漏端寄生電容造成的失真。
[0033]如圖3所示，電路的連接關系如下:差分輸入信號經(jīng)過輸入驅動電路I進行電平移位，輸入驅動電路I的輸出端11連接到第一柵壓襯底自舉電路2的輸入端Vi，輸入驅動電路I的輸出端12連接到第二柵壓襯底自舉電路3的輸入端Vi，輸入驅動電路I的輸出端13連接到第一 MOS管Ml、第三MOS管M3、第五MOS管M5和第七MOS管M7的源端，輸入驅動電路I的輸出端14連接到第二 MOS管M2、第四MOS管M4、第六MOS管M6和第八MOS管M8的源端;第一 MOS管Ml和第六MOS管M6的漏端連接到第九MOS管M9的源端及第一電容Cs I的左極板，第二MOS管M2和第五MOS管M5的漏端連接到第二電容Cs2的左極板及共模復位電路一 4的第一輸出端41，第四MOS管M4和第七MOS管M7的漏端連接到第十MOS管MlO的源端及第四電容Cs4的左極板，第三MOS管M3和第八MOS管M8的漏端連接到第三電容Cs3的左極板及共模復位電路一 4的第二輸出立而42 ；
[0034]第一MOS管Ml和第五MOS管M5的柵端均連接到第二柵壓襯底自舉電路3的第三輸出端G2，襯底電壓均連接到第二柵壓襯底自舉電路3的第四輸出端B2;第二 MOS管M2和第六MOS管M6的柵端均連接到第一柵壓襯底自舉電路2的第三輸出端G2，襯底電壓均連接到第一柵壓襯底自舉電路2的第四輸出端B2;第三MOS管M3和第七MOS管M7的柵端均連接到第二柵壓襯底自舉電路3的第一輸出端GI，襯底電壓均連接到第二柵壓襯底自舉電路3的第二輸出端BI;第四MOS管M4和第八MOS管M8的柵端均連接到第一柵壓襯底自舉電路2的第一輸出端Gl，襯底電壓均連接到第一柵壓襯底自舉電路2的第二輸出端BI;
[0035]第一電容Csl和第二電容Cs2的右極板相連，并連接到共模復位電路二5的第一輸出端51、主運算放大器6的正輸入端和第五電容Cfl的左極板;第三電容Cs3和第四電容Cs4的右極板相連，并連接到共模復位電路二 5的第二輸出端52、主運算放大器6的負輸入端和第六電容Cf 2的左極板；
[0036]第九MOS管M9的柵端連接到時鐘信號clk2，漏端連接到主運算放大器6的負輸出端、第五電容Cfl的右極板和第^^一MOS管Ml I的源端;第十MOS管MlO的柵端連接到時鐘信號clk2，漏端連接到主運算放大器6的正輸出端、第六電容Cf2的右極板和第^^一MOS管Mll的漏立而;
[0037]第一柵壓襯底自舉電路2的第一輸入端ckl、第二柵壓襯底自舉電路3的第二輸入端ck2和第^^一MOS管Ml I的柵端均連接到時鐘信號clkl;第一柵壓襯底自舉電路2的第二輸入端ck2和第二柵壓襯底自舉電路3的第一輸入端ckl均連接到控制信號ctrl;其中clkl和clk2兩個時鐘信號為兩相互補不交疊時鐘信號。
[0038]在采樣階段，通過柵壓襯底自舉電路的配置，使得開關管M5、M6、M7、M8關斷，M1、M2、M3、M4導通，共模復位電路二 4提供輸入共模電壓，從而使得輸入信號對采樣電容進行充電，差分輸入信號被采樣到采樣電容中；在保持階段，所有輸入采樣開關全部關斷，差分輸入信號被轉移到反饋電容中。在保持階段中，現(xiàn)有技術的采樣保持電路由于輸入采樣開關源漏端寄生電容的存在，導致輸入信號仍然有部分電荷轉移到采樣電容中，從而造成失真，本發(fā)明通過引入額外的輸入采樣開關，來抵消其影響。例如本發(fā)明中Ml在保持階段寄生電容引入的電荷，通過M7引入相等的電荷來進行消除。
[0039]如圖4所示，為本發(fā)明提出的輸入驅動電路I的電路圖。其中包括一個輸入共模檢測跟隨電路101、兩個自偏置源跟隨器102、103和兩個輸入跟隨電路104、105。如圖4所示電路的連接關系為:差分輸入正端信號Vinp連接到輸入共模檢測跟隨電路101的第一輸入端、第一輸入跟隨電路104的輸入端和第一自偏置源跟隨器102的輸入端；差分輸入負端信號Virm連接到輸入輸入共模檢測跟隨電路101的第二輸入端、第二輸入跟隨電路105的輸入端和第二自偏置源跟隨器103的輸入端;第一輸入跟隨電路104的輸出端接信號節(jié)點11，第二輸入跟隨電路105的輸出端接信號節(jié)點12，第一自偏置源跟隨器102的輸出端接信號節(jié)點13，第二自偏置源跟隨器103的輸出端接信號節(jié)點14。
[0040]如圖5所示，為本發(fā)明提出的輸入共模檢測跟隨電路結構，其包括分別連接到差分輸入信號VinP和VinN的兩個共模檢測電阻、兩個共模檢測電容和一個基準電壓驅動電路1011。電路的連接關系為:第一共模檢測電阻Rl的上端和第一共模檢測電容Cl的上極板連接到差分輸入正端信號VinP;第二共模檢測電阻R2的上端和第二共模檢測電容C2的上極板連接到差分輸入負端信號VinN;第一和第二共模檢測電阻R1、R2的下端相連接并連接到基準電壓驅動電路1011的輸出端;第一和第二共模檢測電容Cl、C2的下極板均接地。
[0041]圖5中所述的基準電壓驅動電路1011由一個輔助運算放大器1012和一個輸入跟隨電路1013(共模跟隨器)構成，一個輸入跟隨電路1013由3個匪OS管組成，匪OS管Ml柵端接收輸入共模信號，漏端接高電平，源端和襯底端接M2的漏端和運算放大器的反相端，M2的柵端接偏置電壓Vbl，漏端接Ml的源端和運算放大器1012的反相端，源端接M3的漏端，M3的柵端接偏置電壓Vb2，漏端接M2的源端，源端接地。本發(fā)明通過增加輸入跟隨電路，提高驅動能力。
[0042]如圖6所示，為本發(fā)明提出的柵壓襯底自舉電路的一種具體實現(xiàn)示意圖。如圖6所不電路的連接關系為:
[0043]第一可配置柵壓襯底自舉電路2:
[0044]第一匪OS管NI，其柵極接第二匪OS管N2的漏極，漏極接高電平，源極接第一電容Cl；
[0045]第一電容Cl，其可以是一個或多個MOS電容，一端接第一NMOS管NI的源極，一端接第一控制信號CLKl;
[0046]第二匪OS管N2，其柵極接第一匪OS管NI的漏極，漏極接高電平，源極接第二電容C2；
[0047]第二電容C2，其可以是一個或多個MOS電容，一端接第二NMOS管N2的源極，一端接第一反相器的輸出端；
[0048]第一反相器，其輸入端接第一控制信號CLKl，輸出端接第二反相器和第二電容C2的一端；
[0049]第三NMOS管N3，其柵極接第二NMOS管N2的柵極，漏極接高電平，源極接第三電容C3和第一 PMOS管Pl的源極；
[0050]第三電容C3，其可以是一個或多個MOS電容，一端接第三NMOS管N3的源極，一端接第四NMOS管N4的漏極；
[0051 ]第四NMOS管N4，其柵極接第一控制信號CLKl，漏極接第三電容C3，源極接第五NMOS管N5的漏極；
[0052]第五NMOS管N5，其柵極接第二反相器的輸出端，漏極接第四NMOS管N4的源極，源極接地；
[0053]第二反相器，其輸入端接第一反相器輸出端，輸出端接第五NMOS管N5的柵端；
[0054]第一PMOS管Pl，其柵極接第一控制信號CLKl，漏極接輸出端VoutGl，源極和襯底端接第三NMOS管N3的源端；
[0055]第六NMOS管N6，其柵極接第一控制信號CLKl，漏極接第一PMOS管Pl的漏極，源極接地；
[0056]第七NMOS管N7，其柵極接第一反相器輸出端，漏極接第四NMOS管N4的漏極，源極輸入跟隨電路的輸出端Vin。
[0057]第八匪OS管NS，其柵極接柵壓自舉輸出端VoutGl，漏極接輸入跟隨電路輸出端Vin，源極與襯底端接襯底自舉輸出端VoutBl。
[0058]第九NMOS管N9，其柵極接第一控制信號CLKl，漏極接襯底自舉輸出端VoutBl，源極接地。
[0059]第二可配置柵壓自舉電路3結構與所述的第一可配置柵壓自舉電路2結構相同，其中控制信號為第二控制信號CLK2，輸入信號接輸入跟隨電路的輸出端Vin，柵壓自舉輸出接輸出端VoutG2，襯底自舉輸出接輸出端VoutB2。
[0060]在柵壓自舉開關技術中，導致開關導通電阻非線性的因素中還包括了輸入采樣開關的體效應。由于柵端電壓隨著輸入信號變化，所以產(chǎn)生體效應，本發(fā)明由于對襯底進行自舉，采樣開關使用的是NMOS管，采用的是雙阱工藝，從而導致輸入采樣開關的襯底端在采樣階段有較大的寄生電容，為了使輸入信號不受寄生電容的影響，從而添加了輸入跟隨電路，同時可以對輸入時鐘信號進行配置。當CLKl正常工作時，CLK2保持低電平，從而使部分輸入采樣開關處于一直關斷狀態(tài)，以消除正常工作的輸入采樣開關源漏端寄生電容造成的影響。
[0061]如圖7所示，為本發(fā)明提出的共模復位電路一4的電路圖。如圖7所示電路的連接關系為:運算放大器43同相輸入端接Vrefl，反相端接輸出端，構成一個單位增益緩沖器，輸出端接兩個開關管M1、M2的一端，兩個開關管M1、M2的另一端分別接采樣電容Cs2和Cs3的左極板，開關管M3兩端分別接采樣電容Cs2和Cs3的左極板，開關管控制信號為Φ2。在采樣階段，共模復位電路一 4與采樣電容連接斷開，輸入共模電平由共模復位電路二 5提供;在保持階段，共模復位電路一 4與采樣電容連接，為采樣保持電路提供輸入共模電平。
[0062]如圖8所示，為本發(fā)明提出的共模復位電路二5的電路圖。如圖8所示電路的連接關系為:運算放大器53同相輸入端接Vrefl，反相端接輸出端，輸出端接兩個開關管M1、M2的一端，兩個開關管M1、M2的另一端分別接采樣電容Cs2和Cs3的右極板，開關管M3兩端分別接采樣電容Cs2和Cs3的右極板，開關管控制信號為經(jīng)過自舉的Φ?ρ。在采樣階段，共模復位電路一 4與采樣電容連接斷開，輸入共模電平由共模復位電路二 5提供;在保持階段，共模復位電路一 4與采樣電容連接，為采樣保持電路提供輸入共模電平。
[0063]本發(fā)明中，由于共模復位電路二5的控制信號為經(jīng)過自舉的時鐘，所以減小了采樣階段到保持階段的轉變時間，從而減小了放大器的建立時間，提高速率。
【主權項】
1.一種用于流水線模數(shù)轉換器的高中頻采樣保持電路，其特征在于，所述采樣保持電路包括: 一個開關電容電路，包括采樣電容和輸入采樣開關，連接到開關電容電路中的輸入采樣開關一端進行采樣和保持;同時 一個輸入驅動電路(I)，完成對差分輸入信號的共模電平檢測和共模電平移位功能，輸出提供給兩個共模復位電路和兩個柵壓襯底自舉電路(2、3); 兩個柵壓襯底自舉電路(2、3)，分別接收經(jīng)過電平移位的差分輸入信號和兩路可選時鐘，進行柵壓和襯底的自舉，輸出信號傳輸?shù)介_關電容電路中的輸入采樣開關的柵端和襯底端； 兩個共模復位電路，包括共模復位電路一 (4)和共模復位電路二 (5)，共模復位電路一(4)在保持階段為采樣保持電路提供輸入共模電平，采樣階段斷開;共模復位電路二 (5)在采樣階段為采樣保持電路提供輸入共模電平，保持階段斷開； 一個主運算放大器(6)，在采樣階段輸入端短接，不接收信號，在保持階段形成反饋環(huán)路，對采樣信號進行保持。2.根據(jù)權利要求1所述的用于流水線模數(shù)轉換器的高中頻采樣保持電路，其特征在于，所述米樣電容為6個，輸入米樣開關為10個。3.根據(jù)權利要求1所述的用于流水線模數(shù)轉換器的高中頻采樣保持電路，其特征在于，所述主運算放大器(6)為高中頻運算放大器。4.根據(jù)權利要求1所述的用于流水線模數(shù)轉換器的高中頻采樣保持電路，其特征在于，所述輸入驅動電路(I)包括:一個輸入共模檢測跟隨電路(101)、兩個自偏置源跟隨器(102、103)和兩個輸入跟隨電路(104、105)，差分輸入信號的兩端分別連接到輸入共模檢測跟隨電路(101)的兩個輸入端、兩個自偏置源跟隨器(102、103)的輸入端和兩個輸入跟隨電路(104、105)的輸入端，兩個自偏置源跟隨器(102、103)的輸出端和兩個輸入跟隨電路(104、105)的輸出端分別接四個信號節(jié)點。5.根據(jù)權利要求4所述的用于流水線模數(shù)轉換器的高中頻采樣保持電路，其特征在于，所述輸入共模檢測跟隨電路(101)包括:分別連接到差分輸入信號兩端的兩個共模檢測電阻、兩個共模檢測電容和一個基準電壓驅動電路(1011)。6.根據(jù)權利要求5所述的用于流水線模數(shù)轉換器的高中頻采樣保持電路，其特征在于，所述基準電壓驅動電路(1011)包括:一個輔助運算放大器(1012)和一個輸入跟隨電路(1013)，輔助運算放大器(1012)的第一輸入端連接基準電壓，輔助運算放大器(1012)的第二輸入端和輸出端連接到輸入跟隨電路(1013)，輸入跟隨電路(1013)接收輸入共模信號。7.根據(jù)權利要求1所述的用于流水線模數(shù)轉換器的高中頻采樣保持電路，其特征在于，所述兩個柵壓襯底自舉電路(2、3)的結構相同，控制信號采用兩相互補不交疊時鐘信號，輸入信號均接輸入跟隨電路的輸出端，柵壓自舉輸出分別接兩個輸出端，襯底自舉輸出分別接另外兩個輸出端。8.根據(jù)權利要求1所述的用于流水線模數(shù)轉換器的高中頻采樣保持電路，其特征在于，所述共模復位電路一 (4)在保持階段與采樣電容連接，為采樣保持電路提供輸入共模電平，共模復位電路一 (4)在采樣階段與采樣電容連接斷開，輸入共模電平由共模復位電路二 (5)提供;共模復位電路二 (5)的控制信號為經(jīng)過自舉的時鐘。
【文檔編號】H03M1/54GK105897271SQ201610188351
【公開日】2016年8月24日
【申請日】2016年3月29日
【發(fā)明人】陳珍海, 于宗光, 魏敬和, 黃尚明, 張甘英, 湯賽楠
【申請人】中國電子科技集團公司第五十八研究所