本發(fā)明涉及無(wú)刷直流電機(jī)調(diào)速技術(shù)領(lǐng)域，具體為一種多處理器永磁無(wú)刷直流電機(jī)聯(lián)合調(diào)速系統(tǒng)。

背景技術(shù)：

隨著電力電子技術(shù)與器件的飛速發(fā)展，無(wú)刷電機(jī)bldc憑借其無(wú)碳刷磨損、無(wú)換向火花、噪聲低、維護(hù)成本低、運(yùn)轉(zhuǎn)效率高和使用壽命長(zhǎng)等優(yōu)勢(shì)逐步替代傳統(tǒng)有刷電機(jī)，并廣泛應(yīng)用于家電、航模、電動(dòng)汽車(chē)等新興技術(shù)領(lǐng)域。無(wú)刷電機(jī)在調(diào)速時(shí)必須要判斷轉(zhuǎn)子的旋轉(zhuǎn)位置，控制器利用轉(zhuǎn)子反饋的旋轉(zhuǎn)位置按照設(shè)定好控制策略進(jìn)行換相，使得電機(jī)在每個(gè)運(yùn)行周期內(nèi)連續(xù)可靠旋轉(zhuǎn)。在無(wú)位置傳感器檢測(cè)無(wú)刷電機(jī)調(diào)速技術(shù)領(lǐng)域，如何將無(wú)刷電機(jī)的轉(zhuǎn)子旋轉(zhuǎn)位置精確檢測(cè)一直是無(wú)刷電機(jī)調(diào)速技術(shù)領(lǐng)域的一個(gè)技術(shù)難題，同時(shí)無(wú)刷電機(jī)平穩(wěn)、可靠運(yùn)行是保證各類(lèi)涉及無(wú)刷電機(jī)驅(qū)動(dòng)領(lǐng)域的關(guān)鍵因素之一。

現(xiàn)有無(wú)刷直流電機(jī)調(diào)速系統(tǒng)存在以下缺陷和不足：(1)采用位置傳感器進(jìn)行轉(zhuǎn)子旋轉(zhuǎn)位置檢測(cè)，進(jìn)一步增大無(wú)刷直流電機(jī)體積和成本，同時(shí)位置傳感器信號(hào)傳輸電纜易受到外界環(huán)境的干擾，降低電機(jī)運(yùn)行連續(xù)度；(2)無(wú)位置轉(zhuǎn)子位置信號(hào)檢測(cè)方法單一，僅采用反電勢(shì)脈沖法或定子端電壓模擬量采集法，未將數(shù)字量和模擬量?jī)煞N方法結(jié)合起來(lái)判斷轉(zhuǎn)子旋轉(zhuǎn)位置；(3)僅采用一種處理器進(jìn)行驅(qū)動(dòng)控制，未結(jié)合多處理聯(lián)合運(yùn)行優(yōu)勢(shì)，若控制板處理器發(fā)生故障時(shí)，電機(jī)無(wú)法連續(xù)穩(wěn)定運(yùn)行；(4)電機(jī)驅(qū)動(dòng)控制橋采用單橋運(yùn)行方式，任一橋壁上電力電子器件發(fā)生故障時(shí)，無(wú)刷直流電機(jī)需立即停機(jī)檢修。

技術(shù)實(shí)現(xiàn)要素：

針對(duì)現(xiàn)有技術(shù)中存在的問(wèn)題，本發(fā)明提供一種多處理器永磁無(wú)刷直流電機(jī)聯(lián)合調(diào)速系統(tǒng)，運(yùn)行連續(xù)度強(qiáng)，轉(zhuǎn)子旋轉(zhuǎn)位置判斷精確，電極運(yùn)行穩(wěn)定，可靠性強(qiáng)。

本發(fā)明是通過(guò)以下技術(shù)方案來(lái)實(shí)現(xiàn)：

一種多處理器永磁無(wú)刷直流電機(jī)聯(lián)合調(diào)速系統(tǒng)，包括無(wú)刷直流電機(jī)，還包括主處理器模塊、輔助處理器模塊、電平轉(zhuǎn)化模塊、主反電勢(shì)檢測(cè)模塊、輔助反電勢(shì)檢測(cè)模塊和驅(qū)動(dòng)電路模塊；其中，所述主處理器模塊和輔助處理器模塊均用于采集無(wú)刷直流電機(jī)的轉(zhuǎn)子位置，并通過(guò)所檢測(cè)轉(zhuǎn)子旋轉(zhuǎn)位置分別輸出控制無(wú)刷直流電機(jī)旋轉(zhuǎn)速度的數(shù)字pwm信號(hào)，所述主處理器模塊的通信端和輔助處理器模塊通信端連接有用于互相通信的rs-232線纜，所述主處理器模塊和輔助處理器模塊的數(shù)字pwm輸出端分別連接將3.3v電平信號(hào)轉(zhuǎn)換為12v電平信號(hào)的電平轉(zhuǎn)化模塊，所述電平轉(zhuǎn)化模塊連接有用于驅(qū)動(dòng)無(wú)刷直流電機(jī)的驅(qū)動(dòng)電路模塊，所述無(wú)刷直流電機(jī)經(jīng)主反電勢(shì)檢測(cè)模塊將電機(jī)轉(zhuǎn)子位置信號(hào)反饋至主處理器模塊中斷輸入端口，所述無(wú)刷直流電機(jī)經(jīng)輔助反電勢(shì)檢測(cè)模塊將電機(jī)轉(zhuǎn)子信號(hào)反饋至輔助處理器模塊模擬量采集端口。

優(yōu)選的，所述主處理器模塊包括msp430f149低功耗智能處理器，所述輔助處理器模塊包括stc15w404單片機(jī)。

進(jìn)一步，所述主反電勢(shì)檢測(cè)模塊包括lm324運(yùn)算放大電路芯片u1，電阻r2、電阻r3、電阻r4、電阻r5、電阻r6、電阻r7、電阻r8、電阻r9、電阻r10、電阻r11、電阻r12、電阻r13、電阻r14、電阻r17、電阻r18、電阻r19、電阻r20和電阻r21；

所述lm324運(yùn)算放大電路芯片u1的第1引腳通過(guò)電阻r2與msp430f149低功耗智能處理器第12引腳相接，所述lm324運(yùn)算放大電路芯片u1的第2引腳通過(guò)電阻r6接地，所述lm324運(yùn)算放大電路芯片u1的第3引腳通過(guò)電阻r12接地，所述lm324運(yùn)算放大電路芯片u1的第4引腳與12v電源相接，所述lm324運(yùn)算放大電路芯片u1的第5引腳通過(guò)電阻r14接地，所述lm324運(yùn)算放大電路芯片u1的第6引腳通過(guò)電阻r20接地，所述lm324運(yùn)算放大電路芯片u1的第7引腳通過(guò)電阻r21與msp430f149低功耗智能處理器第13引腳相接，所述lm324運(yùn)算放大電路芯片u1的第11引腳接地，所述lm324運(yùn)算放大電路芯片u1的第12引腳通過(guò)電阻r13接地，所述lm324運(yùn)算放大電路芯片u1的第13引腳通過(guò)電阻r8接地，所述lm324運(yùn)算放大電路芯片u1的第14引腳通過(guò)電阻r3與msp430f149低功耗智能處理器第14引腳相接。

再進(jìn)一步，所述電平轉(zhuǎn)化模塊包括均為tlp521-4的光電隔離芯片p1、光電隔離芯片p2和光電隔離芯片p3，電阻r31、電阻r32、電阻r33、電阻r34、電阻r35、電阻r36、電阻r37、電阻r38、電阻r39、電阻r40、電阻r41、電阻r42、電阻r47、電阻r48、電阻r49、電阻r50、電阻r55、電阻r56、電阻r57、電阻r58、電阻r59、電阻r60、電阻r61和電阻r64；

所述光電隔離芯片p1第1引腳通過(guò)電阻r39與3.3v電源相接，所述光電隔離芯片p1第3引腳與所述stc15w404單片機(jī)第16引腳相接，所述光電隔離芯片p1第5引腳通過(guò)電阻r41與3.3v電源相接，所述光電隔離芯片p1第7引腳與所述stc15w404單片機(jī)第13引腳相接，所述光電隔離芯片p1第9引腳通過(guò)電阻r47與3.3v電源相接，所述光電隔離芯片p1第11引腳與所述stc15w404單片機(jī)第15引腳相接，所述光電隔離芯片p1第13引腳通過(guò)電阻r49與3.3v電源相接，所述光電隔離芯片p1第15引腳與所述stc15w404單片機(jī)第12引腳相接，所述光電隔離芯片p1第2引腳經(jīng)電阻r31與12v電源相接，所述光電隔離芯片p1第6引腳經(jīng)電阻r32與12v電源相接，所述光電隔離芯片p1第10引腳經(jīng)電阻r33與12v電源相接，所述光電隔離芯片p1第14引腳經(jīng)電阻r34與12v電源相接，所述光電隔離芯片p1第4引腳、第8引腳、第12引腳和第16引腳均接地；

所述光電隔離芯片p2第1引腳通過(guò)電阻r40與3.3v電源相接，所述光電隔離芯片p2第3引腳與所述stc15w404單片機(jī)第14引腳相接，所述光電隔離芯片p2第5引腳通過(guò)電阻r42與3.3v電源相接，所述光電隔離芯片p2第7引腳與所述stc15w404單片機(jī)第11引腳相接，所述光電隔離芯片p2第9引腳通過(guò)電阻r48與3.3v電源相接，所述光電隔離芯片p2第11引腳與所述msp430f149低功耗智能處理器第15引腳相接，所述光電隔離芯片p2第13引腳通過(guò)電阻r50與3.3v電源相接，所述光電隔離芯片p2第15引腳與所述msp430f149低功耗智能處理器第18引腳相接，所述光電隔離芯片p2第2引腳經(jīng)電阻r35與12v電源相接，所述光電隔離芯片p2第6引腳經(jīng)電阻r36與12v電源相接，所述光電隔離芯片p2第10引腳經(jīng)電阻r37與12v電源相接，所述光電隔離芯片p2第14引腳經(jīng)電阻r38與12v電源相接，所述光電隔離芯片p2第4引腳、第8引腳、第12引腳和第16引腳均接地；

所述光電隔離芯片p3第1引腳通過(guò)電阻r59與3.3v電源相接，所述光電隔離芯片p3第3引腳與所述msp430f149低功耗智能處理器第16引腳相接，所述光電隔離芯片p3第5引腳通過(guò)電阻r60與3.3v電源相接，所述光電隔離芯片p3第7引腳與所述msp430f149低功耗智能處理器第19引腳相接，所述光電隔離芯片p3第9引腳通過(guò)電阻r61與3.3v電源相接，所述光電隔離芯片p3第11引腳與所述msp430f149低功耗智能處理器第17引腳相接，所述光電隔離芯片p3第13引腳通過(guò)電阻r64與3.3v電源相接，所述光電隔離芯片p3第15引腳與所述msp430f149低功耗智能處理器第20引腳相接，所述光電隔離芯片p3第2引腳經(jīng)電阻r55與12v電源相接，所述光電隔離芯片p3第6引腳經(jīng)電阻r56與12v電源相接，所述光電隔離芯片p3第10引腳經(jīng)電阻r57與12v電源相接，所述光電隔離芯片p3第14引腳經(jīng)電阻r58與12v電源相接，所述光電隔離芯片p3第4引腳、第8引腳、第12引腳和第16引腳均接地。

再進(jìn)一步，所述驅(qū)動(dòng)電路模塊包括均為irf9540n的晶體管t1、晶體管t2、晶體管t5、晶體管t6、晶體管t7和晶體管t8，型號(hào)均為irf540n晶體管t3、晶體管t4、晶體管t9、晶體管t10、晶體管t11和晶體管t12，電阻r29、電阻r30、電阻r45、電阻r46、電阻r43、電阻r44、電阻r53、電阻r54、電阻r51、電阻r52、電阻r62和電阻r63，續(xù)流二極管d1、續(xù)流二極管d2、續(xù)流二極管d3、續(xù)流二極管d4、續(xù)流二極管d5、續(xù)流二極管d6、續(xù)流二極管d7、續(xù)流二極管d8、續(xù)流二極管d9、續(xù)流二極管d10、續(xù)流二極管d11和續(xù)流二極管d12，電源接口p4和驅(qū)動(dòng)輸出端口j2；

所述晶體管t1、晶體管t2、晶體管t5、晶體管t6、晶體管t7和晶體管t8源級(jí)均與12v電源相接后再連接至電源接口p4第1引腳，所述晶體管t3、晶體管t4、晶體管t9、晶體管t10、晶體管t11和晶體管t12源級(jí)均與地相接后再與電源接口p4第2引腳相連，所述晶體管t1、晶體管t2、晶體管t5、晶體管t6、晶體管t7和晶體管t8漏級(jí)分別連接至晶體管t3、晶體管t4、晶體管t9、晶體管t10、晶體管t11和晶體管t12漏級(jí)，所述晶體管t1和晶體管t2漏級(jí)并接后與驅(qū)動(dòng)輸出端口j2第3引腳相連，所述輸出端口j2第3引腳連接至所述無(wú)刷直流電機(jī)的u相繞組，所述晶體管t5和晶體管t6漏級(jí)并接后與驅(qū)動(dòng)輸出端口j2第2引腳相連，所述輸出端口j2第2引腳連接至所述無(wú)刷直流電機(jī)的v相繞組，所述晶體管t7和晶體管t8漏級(jí)并接后與驅(qū)動(dòng)輸出端口j2第1引腳相連，所述驅(qū)動(dòng)輸出端口j2第1引腳連接至所述無(wú)刷直流電機(jī)的w相繞組；所述驅(qū)動(dòng)輸出端口j2第3引腳經(jīng)電阻r4連接至所述lm324運(yùn)算放大電路芯片u1第3引腳，經(jīng)電阻r18連接至所述lm324運(yùn)算放大電路芯片u1第6引腳，經(jīng)電阻r9連接至所述lm324運(yùn)算放大電路芯片u1第13引腳，經(jīng)電阻r15連接至所述stc15w404單片機(jī)第2引腳；所述j2第2引腳經(jīng)電阻r5連接至所述lm324運(yùn)算放大電路芯片u1第2引腳，經(jīng)電阻r17連接至所述lm324運(yùn)算放大電路芯片u1第5引腳，經(jīng)電阻r10連接至所述lm324運(yùn)算放大電路芯片u1第13引腳，經(jīng)電阻r22連接至所述stc15w404單片機(jī)第3引腳；所述驅(qū)動(dòng)輸出端口j2第1引腳經(jīng)電阻r7連接至所述lm324運(yùn)算放大電路芯片u1第2引腳，經(jīng)電阻r19連接至所述lm324運(yùn)算放大電路芯片u1第6引腳，經(jīng)電阻r11連接至所述lm324運(yùn)算放大電路芯片u1第12引腳，經(jīng)電阻r24連接至所述stc15w404單片機(jī)第4引腳；

所述續(xù)流二極管d1陽(yáng)極與晶體管t1漏級(jí)相連，陰極與晶體管t1源級(jí)相連，所述續(xù)流二極管d2陽(yáng)極與晶體管t2漏級(jí)相連，陰極與晶體管t2源級(jí)相連，所述續(xù)流二極管d5陽(yáng)極與晶體管t5漏級(jí)相連，陰極與晶體管t5源級(jí)相連，所述續(xù)流二極管d6陽(yáng)極與晶體管t6漏級(jí)相連，陰極與晶體管t6源級(jí)相連，所述續(xù)流二極管d9陽(yáng)極與晶體管t7漏級(jí)相連，陰極與晶體管t7源級(jí)相連，所述續(xù)流二極管d10陽(yáng)極與晶體管t8漏級(jí)相連，陰極與晶體管t8源級(jí)相連，所述續(xù)流二極管d3陽(yáng)極與晶體管t3源級(jí)相連，陰極與晶體管t3漏級(jí)相連，所述續(xù)流二極管d4陽(yáng)極與晶體管t4源級(jí)相連，陰極與晶體管t4漏級(jí)相連，所述續(xù)流二極管d7陽(yáng)極與晶體管t9源級(jí)相連，陰極與晶體管t9漏級(jí)相連，所述續(xù)流二極管d8陽(yáng)極與晶體管t10源級(jí)相連，陰極與晶體管t10漏級(jí)相連，所述續(xù)流二極管d11陽(yáng)極與晶體管t11源級(jí)相連，陰極與晶體管t11漏級(jí)相連，所述續(xù)流二極管d12陽(yáng)極與晶體管t12源級(jí)相連，陰極與晶體管t12漏級(jí)相連；所述晶體管t1柵極經(jīng)電阻r29與所述光電隔離芯片p1第2引腳相連，所述晶體管t2柵極經(jīng)電阻r45與所述光電隔離芯片p1第6引腳相連，所述晶體管t3柵極經(jīng)電阻r43與所述光電隔離芯片p1第10引腳相連，所述晶體管t4柵極經(jīng)電阻r53與所述光電隔離芯片p1第14引腳相連，所述晶體管t5柵極經(jīng)電阻r51與所述光電隔離芯片p2第2引腳相連，所述晶體管t6柵極經(jīng)電阻r62與所述光電隔離芯片p2第6引腳相連，所述晶體管t2柵極經(jīng)電阻r30與所述光電隔離芯片p2第10引腳相連，所述晶體管t4柵極經(jīng)電阻r46與所述光電隔離芯片p2第14引腳相連，所述晶體管t6柵極經(jīng)電阻r44與所述光電隔離芯片p3第2引腳相連，所述晶體管t10柵極經(jīng)電阻r54與所述光電隔離芯片p3第6引腳相連，所述晶體管t8柵極經(jīng)電阻r52與所述光電隔離芯片p3第10引腳相連，所述晶體管t12柵極經(jīng)電阻r63與所述光電隔離芯片p3第14引腳相連。

進(jìn)一步，所述輔助反電勢(shì)檢測(cè)模塊包括電阻r15、電阻r16、電阻r22、電阻r23、電阻r24、電阻r25、電阻r26、電阻r27、電阻r28和電容c5、電容c6、電容c7；所述電阻r26與電容c5并聯(lián)，電阻r26一端接地，另一端連接至所述stc15w404單片機(jī)的第2引腳；所述電阻r27與電容c6并聯(lián)，電阻r27一端接地，另一端連接至所述stc15w404單片機(jī)第3引腳，所述電阻r28與電容c4并聯(lián)，電阻r28一端接地，另一端連接至所述stc15w404單片機(jī)第4引腳；所述電阻r16、電阻r23和電阻r25一端并聯(lián)后與所述stc15w404單片機(jī)第5引腳相接，另一端分別連接至所述stc15w404單片機(jī)第2引腳、第3引腳和第4引腳。

優(yōu)選的，所述主處理器模塊和輔助處理器模塊均由一個(gè)或多個(gè)處理器組成。

與現(xiàn)有技術(shù)相比，本發(fā)明具有以下有益的技術(shù)效果：

本發(fā)明通過(guò)主反電勢(shì)檢測(cè)模塊和輔助反電勢(shì)檢測(cè)模塊，對(duì)無(wú)刷直流電機(jī)轉(zhuǎn)子進(jìn)行無(wú)位置檢測(cè)，無(wú)需額外安裝轉(zhuǎn)子檢測(cè)模塊，進(jìn)一步降低無(wú)刷電機(jī)調(diào)速成本和體積。由于采用了主處理器和輔助處理器的設(shè)置，以及對(duì)應(yīng)的電勢(shì)檢測(cè)，從而使得處理器和轉(zhuǎn)子位置檢測(cè)互為備用，轉(zhuǎn)子位置檢測(cè)精度高、控制調(diào)速穩(wěn)定性好、運(yùn)行方式靈活，便于在高精度無(wú)刷電機(jī)驅(qū)動(dòng)控制領(lǐng)域推廣使用。

進(jìn)一步的，本發(fā)明采用低功耗msp430f149主處理器和stc15w404輔助處理器兩種智能嵌入式微處理器，正常運(yùn)行時(shí)二者通過(guò)各自轉(zhuǎn)子位置檢測(cè)單元，并利用rs-232通信共享檢測(cè)數(shù)據(jù)，聯(lián)合決策驅(qū)動(dòng)無(wú)刷直流電機(jī)，增加電機(jī)調(diào)速系統(tǒng)的安全性和可靠度。

進(jìn)一步的，本發(fā)明通過(guò)主反電勢(shì)檢測(cè)模塊對(duì)定子端電壓進(jìn)行反電勢(shì)脈沖法的數(shù)字量采集，通過(guò)輔助反電勢(shì)檢測(cè)模塊對(duì)定子端電壓進(jìn)行模擬量采集，利用兩種方法協(xié)同檢測(cè)電機(jī)轉(zhuǎn)子位置，保證無(wú)刷電機(jī)換相正常，提高處理器決策依據(jù)和轉(zhuǎn)子位置檢測(cè)精度，同時(shí)任一檢測(cè)單元發(fā)生故障時(shí)，無(wú)刷電機(jī)運(yùn)行不受干擾。

進(jìn)一步的，本發(fā)明無(wú)刷電機(jī)驅(qū)動(dòng)單元可單橋或雙橋運(yùn)行，任一橋壁上電力電子器件發(fā)生故障時(shí)，無(wú)刷直流電機(jī)無(wú)需立即停機(jī)檢修，同時(shí)雙橋運(yùn)行可進(jìn)一步降低橋壁晶體管電損。

進(jìn)一步的，本發(fā)明電平轉(zhuǎn)換模塊由tlp521光電隔離芯片組成，tlp521使處理器輸入pwm信號(hào)與驅(qū)動(dòng)橋之間無(wú)直接電信號(hào)聯(lián)系，同時(shí)使電路信號(hào)傳輸不受外界電磁干擾，增加了電路的抗干擾能力。

附圖說(shuō)明

圖1為本發(fā)明實(shí)例中所述系統(tǒng)的結(jié)構(gòu)原理框圖。

圖2為本發(fā)明實(shí)例中所述主處理器模塊電路原理圖。

圖3為本發(fā)明實(shí)例中所述主反電勢(shì)檢測(cè)模塊電路原理圖。

圖4為本發(fā)明實(shí)例中所述輔助處理器模塊電路原理圖。

圖5為本發(fā)明實(shí)例中所述輔助反電勢(shì)檢測(cè)模塊電路原理圖。

圖6為本發(fā)明實(shí)例中所述電平轉(zhuǎn)換模塊電路原理圖。

圖7為本發(fā)明實(shí)例中所述驅(qū)動(dòng)電路模塊電路原理圖。

圖中：主處理器模塊1、輔助處理器模塊2、電平轉(zhuǎn)化模塊3、主反電勢(shì)檢測(cè)模塊4、輔助反電勢(shì)檢測(cè)模塊5、驅(qū)動(dòng)電路模塊6、無(wú)刷直流電機(jī)7。

具體實(shí)施方式

下面結(jié)合具體的實(shí)施例對(duì)本發(fā)明做進(jìn)一步的詳細(xì)說(shuō)明，所述是對(duì)本發(fā)明的解釋而不是限定。

本發(fā)明電機(jī)轉(zhuǎn)子位置數(shù)據(jù)檢測(cè)功能多樣化、多處理器聯(lián)合運(yùn)行、雙驅(qū)動(dòng)橋驅(qū)動(dòng)，適用于高精度無(wú)刷直流電機(jī)調(diào)速技術(shù)領(lǐng)域。

如圖1所示，本發(fā)明包括無(wú)刷直流電機(jī)7、主處理器模塊1、輔助處理器模塊2、電平轉(zhuǎn)化模塊3、主反電勢(shì)檢測(cè)模塊4、輔助反電勢(shì)檢測(cè)模塊5和驅(qū)動(dòng)電路模塊6；其中，

所述主處理器模塊1和輔助處理器模塊2均用于采集無(wú)刷直流電機(jī)8的轉(zhuǎn)子位置，并通過(guò)所檢測(cè)轉(zhuǎn)子旋轉(zhuǎn)位置分別輸出控制無(wú)刷直流電機(jī)8旋轉(zhuǎn)速度的數(shù)字pwm信號(hào)，所述主處理器模塊1的通信端和輔助處理器模塊2通信端連接有用于互相通信的rs-232線纜，所述主處理器模塊1數(shù)字pwm輸出端連接有將3.3v電平信號(hào)轉(zhuǎn)換為12v電平信號(hào)的電平轉(zhuǎn)化模塊3，所述電平轉(zhuǎn)化模塊3連接有用于驅(qū)動(dòng)無(wú)刷直流電機(jī)7的驅(qū)動(dòng)電路模塊6，所述輔助處理器模塊2數(shù)字pwm輸出端連接有將3.3v電平信號(hào)轉(zhuǎn)換為12v電平信號(hào)的電平轉(zhuǎn)化模塊3，所述無(wú)刷直流電機(jī)7經(jīng)主反電勢(shì)檢測(cè)模塊4將電機(jī)轉(zhuǎn)子位置信號(hào)反饋至主處理器模塊1中斷輸入端口，所述無(wú)刷直流電機(jī)7經(jīng)輔助反電勢(shì)檢測(cè)模塊5將電機(jī)轉(zhuǎn)子信號(hào)反饋至輔助處理器模塊2模擬量采集端口。

如圖2和圖4所示，本實(shí)施例中，所述主處理器模塊1主要由msp430f149低功耗智能處理器構(gòu)成，所述輔助處理器模塊2由stc15w404單片機(jī)構(gòu)成；所述msp430f149功耗超低，具有5種節(jié)電模式，芯片喚醒時(shí)間僅為6us，含6個(gè)8位i/o口，內(nèi)部設(shè)有16位定時(shí)器a和b，同時(shí)具有可編程硬件乘法模塊，flash存儲(chǔ)空間為60kb，緩存ram為2kb，自帶軟件代碼保護(hù)功能；所述stc15w404單片機(jī)供電范圍為2.6-5.5v，正常工作電流最大為0.1ua。此外，還具有4kb大小的flash空間，512字節(jié)大小的sram空間，9kb大小的eeprom，并內(nèi)置可靠性極高的復(fù)位電路、時(shí)鐘電路和6路pwm輸出端口。

如圖3所示，本實(shí)施例中，所述主反電勢(shì)檢測(cè)模塊4包括型號(hào)為lm324運(yùn)算放大電路芯片u1，電阻r2、r3、r4、r5、r6、r7、r8、r9、r10、r11、r12、r13、r14、r17、r18、r19、r20、r21；所述lm324運(yùn)算放大電路芯片u1的第1引腳通過(guò)電阻r2與msp430f149低功耗智能處理器第12引腳相接，所述lm324運(yùn)算放大電路芯片u1的第2引腳通過(guò)電阻r6接地，所述lm324運(yùn)算放大電路芯片u1的第3引腳通過(guò)電阻r12接地，所述lm324運(yùn)算放大電路芯片u1的第4引腳與12v電源相接，所述lm324運(yùn)算放大電路芯片u1的第5引腳通過(guò)電阻r14接地，所述lm324運(yùn)算放大電路芯片u1的第6引腳通過(guò)電阻r20接地，所述lm324運(yùn)算放大電路芯片u1的第7引腳通過(guò)電阻r21與msp430f149低功耗智能處理器第13引腳相接，所述lm324運(yùn)算放大電路芯片u1的第11引腳接地，所述lm324運(yùn)算放大電路芯片u1的第12引腳通過(guò)電阻r13接地，所述lm324運(yùn)算放大電路芯片u1的第13引腳通過(guò)電阻r8接地，所述lm324運(yùn)算放大電路芯片u1的第14引腳通過(guò)電阻r3與msp430f149低功耗智能處理器第14引腳相接；

所述無(wú)刷直流電機(jī)7的u相從正變?yōu)樨?fù)過(guò)零時(shí)，所述lm324運(yùn)算放大電路芯片u1第1引腳輸出一個(gè)下降沿，所述無(wú)刷直流電機(jī)7的u相從負(fù)變?yōu)檎^(guò)零時(shí)，所述lm324運(yùn)算放大電路芯片u1第1引腳輸出一個(gè)上升沿；所述無(wú)刷直流電機(jī)7的v相從正變?yōu)樨?fù)過(guò)零時(shí)，所述lm324運(yùn)算放大電路芯片u1第7引腳輸出一個(gè)下降沿，所述無(wú)刷直流電機(jī)7的v相從負(fù)變?yōu)檎^(guò)零時(shí)，所述lm324運(yùn)算放大電路芯片u1第7引腳輸出一個(gè)上升沿；所述無(wú)刷直流電機(jī)7的w相從正變?yōu)樨?fù)過(guò)零時(shí)，所述lm324運(yùn)算放大電路芯片u1第14引腳輸出一個(gè)下降沿，所述無(wú)刷直流電機(jī)7的w相從負(fù)變?yōu)檎^(guò)零時(shí)，所述lm324運(yùn)算放大電路芯片u1第14引腳輸出一個(gè)上升沿；所述msp430f149低功耗智能處理器通過(guò)判斷u、v、w上升沿或下降沿按照換相規(guī)律來(lái)實(shí)施換相。

如圖5所示，本實(shí)施例中，所述輔助反電勢(shì)檢測(cè)模塊5包括電阻r15、r16、r22、r23、r24、r25、r26、r27、r28和電容c5、c6、c7；所述電阻r26與電容c5一端并聯(lián)后接地，另一端并聯(lián)后連接至所述stc15w404單片機(jī)第2引腳，所述電阻r27與電容c6一端并聯(lián)后接地，另一端并聯(lián)后連接至所述stc15w404單片機(jī)第3引腳，所述電阻r28與電容c4一端并聯(lián)后接地，另一端并聯(lián)后連接至所述stc15w404單片機(jī)第4引腳，所述電阻r16、r23、r25一端并聯(lián)后與所述stc15w404單片機(jī)第5引腳相接，另一端分別連接至所述stc15w404單片機(jī)第2引腳、第3引腳和第4引腳；所述處理器所述stc15w404單片機(jī)通過(guò)實(shí)時(shí)比較第5引腳輸入無(wú)刷電機(jī)7中性點(diǎn)電壓與第2引腳u相電壓、第3引腳v相電壓、第4引腳w相電壓大小，從而檢測(cè)出無(wú)刷電機(jī)7各相感應(yīng)電勢(shì)過(guò)零點(diǎn)位置，確立換相時(shí)間。

如圖6所示，本實(shí)施例中，所述電平轉(zhuǎn)化模塊3包括型號(hào)均為tlp521-4光電隔離芯片p1、p2、p3，電阻r31、r32、r33、r34、r35、r36、r37、r38、r39、r40、r41、r42、r47、r48、r49、r50、r55、r56、r57、r58、r59、r60、r61、r64；

所述光電隔離芯片p1第1引腳通過(guò)r39與3.3v電源相接，所述光電隔離芯片p1第3引腳與所述stc15w404單片機(jī)第16引腳相接，所述光電隔離芯片p1第5引腳通過(guò)r41與3.3v電源相接，所述光電隔離芯片p1第7引腳與所述stc15w404單片機(jī)第13引腳相接，所述光電隔離芯片p1第9引腳通過(guò)r47與3.3v電源相接，所述光電隔離芯片p1第11引腳與所述stc15w404單片機(jī)第15引腳相接，所述光電隔離芯片p1第13引腳通過(guò)r49與3.3v電源相接，所述光電隔離芯片p1第15引腳與所述stc15w404單片機(jī)第12引腳相接，所述光電隔離芯片p1第2引腳經(jīng)電阻r31與12v電源相接，所述光電隔離芯片p1第6引腳經(jīng)電阻r32與12v電源相接，所述光電隔離芯片p1第10引腳經(jīng)電阻r33與12v電源相接，所述光電隔離芯片p1第14引腳經(jīng)電阻r34與12v電源相接，所述光電隔離芯片p1第4引腳、第8引腳、第12引腳和第16引腳均接地；

所述光電隔離芯片p2第1引腳通過(guò)r40與3.3v電源相接，所述光電隔離芯片p2第3引腳與所述stc15w404單片機(jī)第14引腳相接，所述光電隔離芯片p2第5引腳通過(guò)r42與3.3v電源相接，所述光電隔離芯片p2第7引腳與所述stc15w404單片機(jī)第11引腳相接，所述光電隔離芯片p2第9引腳通過(guò)r48與3.3v電源相接，所述光電隔離芯片p2第11引腳與所述msp430f149低功耗智能處理器第15引腳相接，所述光電隔離芯片p2第13引腳通過(guò)r50與3.3v電源相接，所述光電隔離芯片p2第15引腳與所述msp430f149低功耗智能處理器第18引腳相接，所述光電隔離芯片p2第2引腳經(jīng)電阻r35與12v電源相接，所述光電隔離芯片p2第6引腳經(jīng)電阻r36與12v電源相接，所述光電隔離芯片p2第10引腳經(jīng)電阻r37與12v電源相接，所述光電隔離芯片p2第14引腳經(jīng)電阻r38與12v電源相接，所述光電隔離芯片p2第4引腳、第8引腳、第12引腳和第16引腳均接地；

所述光電隔離芯片p3第1引腳通過(guò)r59與3.3v電源相接，所述光電隔離芯片p3第3引腳與所述msp430f149低功耗智能處理器第16引腳相接，所述光電隔離芯片p3第5引腳通過(guò)r60與3.3v電源相接，所述光電隔離芯片p3第7引腳與所述msp430f149低功耗智能處理器第19引腳相接，所述光電隔離芯片p3第9引腳通過(guò)r61與3.3v電源相接，所述光電隔離芯片p3第11引腳與所述msp430f149低功耗智能處理器第17引腳相接，所述光電隔離芯片p3第13引腳通過(guò)r64與3.3v電源相接，所述光電隔離芯片p3第15引腳與所述msp430f149低功耗智能處理器第20引腳相接，所述光電隔離芯片p3第2引腳經(jīng)電阻r55與12v電源相接，所述光電隔離芯片p3第6引腳經(jīng)電阻r56與12v電源相接，所述光電隔離芯片p3第10引腳經(jīng)電阻r57與12v電源相接，所述光電隔離芯片p3第14引腳經(jīng)電阻r58與12v電源相接，所述光電隔離芯片p3第4引腳、第8引腳、第12引腳和第16引腳均接地；所述光電隔離芯片p1、p2、p3的第3、第7、第11、第15輸入3.3v電壓信號(hào)，所述光電隔離芯片p1、p2、p3的第2、第6、第10、第14分別輸出與3.3v對(duì)應(yīng)的12v電壓信號(hào)。

如圖7所示，本實(shí)施例中，所述驅(qū)動(dòng)電路模塊6包括型號(hào)均為irf9540n晶體管t1、t2、t5、t6、t7、t8，型號(hào)均為irf540n晶體管t3、t4、t9、t10、t11、t12，電阻r29、r30、r45、r46、r43、r44、r53、r54、r51、r52、r62、r63，續(xù)流二極管d1、d2、d3、d4、d5、d6、d7、d8、d9、d10、d11、d12，電源接口p4，驅(qū)動(dòng)輸出端口j2；

所述晶體管t1、t2、t5、t6、t7、t8源級(jí)均與12v電源相接后再連接至電源接口p4第1引腳，所述晶體管t3、t4、t9、t10、t11、t12源級(jí)均與地相接后再與電源接口p4第2引腳相連，所述晶體管t1、t2、t5、t6、t7、t8漏級(jí)分別連接至晶體管t3、t4、t9、t10、t11、t12漏級(jí)，所述t1、t2漏級(jí)并接后與驅(qū)動(dòng)輸出端口j2第3引腳相連，所述輸出端口j2第3引腳連接至所述無(wú)刷直流電機(jī)7的u相繞組，所述t5、t6漏級(jí)并接后與驅(qū)動(dòng)輸出端口j2第2引腳相連，所述輸出端口j2第2引腳連接至所述無(wú)刷直流電機(jī)7的v相繞組，所述t7、t8漏級(jí)并接后與驅(qū)動(dòng)輸出端口j2第1引腳相連，所述輸出端口j2第1引腳連接至所述無(wú)刷直流電機(jī)7的w相繞組；

所述j2第3引腳經(jīng)電阻r4連接至所述u1第3引腳，經(jīng)電阻r18連接至所述u1第6引腳，經(jīng)電阻r9連接至所述u1第13引腳，經(jīng)電阻r15連接至所述stc15w404單片機(jī)第2引腳；所述j2第2引腳經(jīng)電阻r5連接至所述u1第2引腳，經(jīng)電阻r17連接至所述u1第5引腳，經(jīng)電阻r10連接至所述u1第13引腳，經(jīng)電阻r22連接至所述stc15w404單片機(jī)第3引腳；所述j2第1引腳經(jīng)電阻r7連接至所述u1第2引腳，經(jīng)電阻r19連接至所述u1第6引腳，經(jīng)電阻r11連接至所述u1第12引腳，經(jīng)電阻r24連接至所述stc15w404單片機(jī)第4引腳；

所述續(xù)流二極管d1陽(yáng)極與晶體管t1漏級(jí)相連，陰極與晶體管t1源級(jí)相連，所述續(xù)流二極管d2陽(yáng)極與晶體管t2漏級(jí)相連，陰極與晶體管t2源級(jí)相連，所述續(xù)流二極管d5陽(yáng)極與晶體管t5漏級(jí)相連，陰極與晶體管t5源級(jí)相連，所述續(xù)流二極管d6陽(yáng)極與晶體管t6漏級(jí)相連，陰極與晶體管t6源級(jí)相連，所述續(xù)流二極管d9陽(yáng)極與晶體管t7漏級(jí)相連，陰極與晶體管t7源級(jí)相連，所述續(xù)流二極管d10陽(yáng)極與晶體管t8漏級(jí)相連，陰極與晶體管t8源級(jí)相連，所述續(xù)流二極管d3陽(yáng)極與晶體管t3源級(jí)相連，陰極與晶體管t3漏級(jí)相連，所述續(xù)流二極管d4陽(yáng)極與晶體管t4源級(jí)相連，陰極與晶體管t4漏級(jí)相連，所述續(xù)流二極管d7陽(yáng)極與晶體管t9源級(jí)相連，陰極與晶體管t9漏級(jí)相連，所述續(xù)流二極管d8陽(yáng)極與晶體管t10源級(jí)相連，陰極與晶體管t10漏級(jí)相連，所述續(xù)流二極管d11陽(yáng)極與晶體管t11源級(jí)相連，陰極與晶體管t11漏級(jí)相連，所述續(xù)流二極管d12陽(yáng)極與晶體管t12源級(jí)相連，陰極與晶體管t12漏級(jí)相連；

所述晶體管t1柵極經(jīng)電阻r29與所述光電隔離芯片p1第2引腳相連，所述晶體管t2柵極經(jīng)電阻r45與所述光電隔離芯片p1第6引腳相連，所述晶體管t3柵極經(jīng)電阻r43與所述光電隔離芯片p1第10引腳相連，所述晶體管t4柵極經(jīng)電阻r53與所述光電隔離芯片p1第14引腳相連，所述晶體管t5柵極經(jīng)電阻r51與所述光電隔離芯片p2第2引腳相連，所述晶體管t6柵極經(jīng)電阻r62與所述光電隔離芯片p2第6引腳相連，所述晶體管t2柵極經(jīng)電阻r30與所述光電隔離芯片p2第10引腳相連，所述晶體管t4柵極經(jīng)電阻r46與所述光電隔離芯片p2第14引腳相連，所述晶體管t6柵極經(jīng)電阻r44與所述光電隔離芯片p3第2引腳相連，所述晶體管t10柵極經(jīng)電阻r54與所述光電隔離芯片p3第6引腳相連，所述晶體管t8柵極經(jīng)電阻r52與所述光電隔離芯片p3第10引腳相連，所述晶體管t12柵極經(jīng)電阻r63與所述光電隔離芯片p3第14引腳相連；所述驅(qū)動(dòng)電路模塊6各晶體管的通斷控制狀態(tài)如表1所示。

表1晶體管的通斷控制狀態(tài)

本實(shí)施例中，所述主處理器模塊1和輔助處理器模塊2均由一個(gè)或多個(gè)處理器組成。

本發(fā)明在使用時(shí)，具有以下兩種運(yùn)行方式：

1)所述主處理器模塊1、主反電勢(shì)檢測(cè)模塊4正常運(yùn)行，所述驅(qū)動(dòng)電路模塊6單橋運(yùn)行，即晶體管t1、t3、t5、t7、t9、t11正常觸發(fā)運(yùn)行，晶體管t2、t4、t6、t8、t10、t12處于備用方式；輔助處理器模塊2、輔助反電勢(shì)檢測(cè)模塊5備用運(yùn)行，當(dāng)所述主處理器模塊1或主反電勢(shì)檢測(cè)模塊出現(xiàn)故障時(shí)，所述輔助處理器模塊2、輔助反電勢(shì)檢測(cè)模塊由備用轉(zhuǎn)換為正常運(yùn)行方式；

2)所述主處理器模塊1、主反電勢(shì)檢測(cè)模塊4正常運(yùn)行和輔助處理器模塊2、輔助反電勢(shì)檢測(cè)模塊5聯(lián)合運(yùn)行，所述驅(qū)動(dòng)電路模塊6雙橋并列運(yùn)行，即晶體管t1、t2并列運(yùn)行，晶體管t3、t4并列運(yùn)行，晶體管t5、t6并列運(yùn)行，晶體管t9、t10并列運(yùn)行，晶體管t7、t8并列運(yùn)行，晶體管t11、t12并列運(yùn)行；所述主處理器模塊1采集主反電勢(shì)檢測(cè)模塊4傳輸數(shù)據(jù)，所述當(dāng)所述主處理器模塊1采集輔助處理器模塊2傳輸數(shù)據(jù)，并通過(guò)rs-232共享數(shù)據(jù)，隨后聯(lián)合決策出換相時(shí)間和pwm脈寬調(diào)至頻率。

以上所述，僅是本發(fā)明的較佳實(shí)施例，并非對(duì)本發(fā)明作任何限制，凡是根據(jù)本發(fā)明技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、變更以及等效結(jié)構(gòu)變化，均仍屬于本發(fā)明技術(shù)方案的保護(hù)范圍內(nèi)。