用于光學(xué)應(yīng)用的半導(dǎo)體器件和制造這樣半導(dǎo)體器件的方法
【專利摘要】傳感器(2)被布置在半導(dǎo)體襯底(1)的主表面(10)處，并且濾光器(3)被布置在傳感器上方。貫通襯底通路(4)在傳感器的區(qū)域外部穿透襯底。在主表面上方施加半導(dǎo)體本體，并且接著至少在傳感器上方的區(qū)域中部分地去除該半導(dǎo)體本體。半導(dǎo)體本體的部分保留在貫通襯底通路上方作為框架層(5)。濾光器與框架層在同一水平面上。
【專利說明】用于光學(xué)應(yīng)用的半導(dǎo)體器件和制造這樣半導(dǎo)體器件的方法
[0001 ] US 2007/249095 Al公開了一種半導(dǎo)體封裝件，其包括鍵合至晶片的紅外濾光器。適合的紅外濾光器層被施加在尺寸與晶片相同的玻璃片上。玻璃片被鍵合至晶片，濾光器層面向晶片，隨后晶片被變薄。所得到的晶片和濾光器的總厚度不大于晶片的初始厚度。從與濾光器相對的側(cè)至位于晶片與濾光器之間的接觸焊墊電極穿過晶片形成有通孔。
[0002]DE 102009004725 Al描述了具有鍵合層的堆疊半導(dǎo)體器件，所述鍵合層包括埋置的接觸焊墊，所述接觸焊墊借助于在貫通晶片通路中的金屬化與晶片之一的上表面上的金屬層連接。接觸焊墊和表面金屬層可以與布線的金屬平面或者被設(shè)置用于與另一半導(dǎo)體器件連接的接觸焊墊連接。
[0003]在US8,378,496 B2、W0 2010/006916 Al以及WO 2011/039167 Al中描述了半導(dǎo)體襯底中的貫通硅通路的形成。
[0004]在US2005/0173064 A1、US 2009/0218560 AUDE 10156465 Cl以及WO 2013/056936 Al中描述了使用暫時(shí)性鍵合的制造方法。
[0005]本發(fā)明的目的是公開了一種用于光學(xué)應(yīng)用的高可靠性的半導(dǎo)體芯片級的封裝件，和制造這樣的半導(dǎo)體芯片級封裝件的方法。
[0006]該目的是用根據(jù)權(quán)利要求1所述的半導(dǎo)體器件和根據(jù)權(quán)利要求7所述的制造半導(dǎo)體器件的方法實(shí)現(xiàn)的。實(shí)施例和變型來自從屬權(quán)利要求。
[0007]該半導(dǎo)體器件包括:具有主表面的半導(dǎo)體襯底;在主表面處被布置在襯底中的傳感器;布置在傳感器上方的濾光器；以及在傳感器外部穿透襯底的貫通襯底通路。在貫通襯底通路上方的主表面上方布置有框架層?？蚣軐記]有覆蓋與框架層在同一水平面上的濾光器。
[0008]特別地，框架層可以是硅層。傳感器可以是光學(xué)傳感器，并且濾光器可以是光學(xué)濾光器，特別是干涉濾光器，其可以特別地被用作為紫外和/或紅外截止濾光器、明視濾光器、濾色器、帶通濾光器或其任意組合。
[0009]另一些實(shí)施例包括在主表面上的介電層，濾光器和框架層被布置在介電層上。
[0010]另一些實(shí)施例包括:布置在介電層中的金屬層;金屬層的在貫通襯底通路與框架層之間的接觸區(qū)域;以及貫通襯底通路的接觸接觸區(qū)域的金屬層。
[0011]另一些實(shí)施例包括布置在介電層中的鈍化層。該鈍化層包括與介電層不同的材料和在傳感器與濾光器之間的開口。
[0012]制造半導(dǎo)體器件的方法包括:在半導(dǎo)體襯底的主表面處布置傳感器;在傳感器上方布置濾光器；以及在傳感器外部形成穿透襯底的貫通襯底通路。在主表面上方施加半導(dǎo)體本體，并且接著在至少傳感器上方的區(qū)域中部分地去除該半導(dǎo)體本體。半導(dǎo)體本體的一部分保留在貫通襯底通路上方。
[0013]在本方法的一個(gè)變型中，提供具有凹部的半導(dǎo)體本體，并且以凹部面向傳感器的方式施加該半導(dǎo)體本體。從與襯底相對的側(cè)使半導(dǎo)體本體變薄，直到達(dá)到凹部并且傳感器上方的區(qū)域由此被露出為止。
[0014]在本方法的另一變型中，在施加半導(dǎo)體本體之前在傳感器上方布置濾光器，并且以凹部面向傳感器的方式施加半導(dǎo)體本體，使得濾光器被容納在凹部中。
[0015]在本方法的另一變型中，在已經(jīng)部分地去除半導(dǎo)體本體之后在傳感器上方布置濾光器。
[0016]在本方法的另一變型中，在施加半導(dǎo)體本體之后并且在部分地去除半導(dǎo)體本體之前施加掩模。掩模在傳感器上方的區(qū)域中是開口的，并且被用于通過蝕刻來部分地去除半導(dǎo)體本體，保留在貫通襯底通路上方的部分被掩模覆蓋。
[0017]在本方法的另一變型中，在半導(dǎo)體本體的保留在貫通襯底通路上方的部分上施加犧牲層，在犧牲層和傳感器上方的區(qū)域上施加濾光器層，并且將犧牲層與濾光器層的一部分一起去除，以便濾光器層的剩余部分形成濾光器。
[0018]下面是結(jié)合附圖對半導(dǎo)體器件和制造方法的示例的詳細(xì)描述。
[0019]圖1是該半導(dǎo)體器件的一個(gè)實(shí)施例的截面圖。
[0020]圖2是該半導(dǎo)體器件的另一實(shí)施例的截面圖。
[0021]圖3是該制造方法的一個(gè)變型的中間產(chǎn)品的截面圖。
[0022]圖4是在形成貫通襯底通路之后根據(jù)圖3的截面圖。
[0023]圖5是該制造方法的另一變型的中間產(chǎn)品的截面圖。
[0024]圖6是在形成貫通襯底通路之后根據(jù)圖5的截面圖。
[0025]圖7是在形成框架層之后根據(jù)圖6的截面圖。
[0026]圖8是在施加濾光器層之后根據(jù)圖7的截面圖。
[0027]圖9是根據(jù)圖6的用于該制造方法的另一變型的截面圖。
[0028]圖10是在施加掩模以形成框架層之后根據(jù)圖9的截面圖。
[0029]圖1是該半導(dǎo)體器件的一個(gè)實(shí)施例的截面圖。包括主表面1和與主表面10相對的背側(cè)11的半導(dǎo)體襯底I被貫通襯底通路4穿透，貫通襯底通路4將被布置在主表面10上方的金屬層12的接觸區(qū)域16與被布置在通孔14中和背側(cè)11上的金屬層15的接觸焊墊17電連接。傳感器2，特別是光學(xué)傳感器如光探測器被布置在襯底I中、主表面10上。濾光器3被布置在主表面10上方和傳感器2上方。濾光器3可以通過單個(gè)層或通過包括具有不同材料的兩個(gè)或更多個(gè)層的層序列來形成。層序列特別地可以被設(shè)置為干涉濾光器。
[0030]襯底I還可以包括集成電路，特別是用于對傳感器2進(jìn)行操作和/或用于對傳感器2所執(zhí)行的測量進(jìn)行評估的集成電路，傳感器2例如是CMOS電路。金屬層12可以是集成電路的布線的一部分，并且可以被集成到介電層6、7中，介電層6、7可以是例如二氧化硅并且用作為金屬間電介質(zhì)?？梢酝ㄟ^豎直互連部13將布線的結(jié)構(gòu)化的金屬層互連，豎直互連部13可以由例如金屬塞形成。
[0031]可以在布線的金屬層12上方，特別是在金屬間介電層6與介電層7的上部之間布置包括與介電層6、7的介電材料不同的材料的鈍化層9。如果介電層6、7是氧化硅，則鈍化層9可以是例如氮化硅。鈍化層9優(yōu)選地在傳感器2上方被設(shè)置有開口 20，以防止入射輻射被鈍化層9的材料負(fù)面地影響。特別地，由此可以避免取決于波長并且可以由鈍化層9的材料造成的入射光的強(qiáng)度的變化。
[0032]在介電層6、7上、相對于濾光器3為橫向的位置中布置有可以是例如硅的框架層5。在濾光器3與框架層5之間可以存在小的間隙。這在圖1中示出?？蚣軐?可以包圍濾光器3，但是不一定如此。或者，框架層5可以被限制于貫通襯底通路4上方的區(qū)域。由此，可以通過框架層5來增強(qiáng)由介電層6、7和包括接觸區(qū)域16的金屬層12在貫通襯底通路4的底部處形成的薄膜。
[0033]在背側(cè)11上，可以設(shè)置另一介電層8以使貫通襯底通路4的金屬層15與襯底I的半導(dǎo)體材料絕緣?？梢栽O(shè)置可以包括例如氧化硅和/或氮化硅的鈍化層19以覆蓋背側(cè)11。鈍化層19在接觸焊墊17上方是開口的，此處可以布置焊球18或類似觸點(diǎn)用于外部電連接。通孔14的沒有被金屬層15填充的容積可以被保留為空余的，或者可以用另一導(dǎo)電材料和/或用介電材料、特別是鈍化層19的材料來填充。
[0034]圖2是該半導(dǎo)體器件的另一實(shí)施例的截面圖。根據(jù)圖2的實(shí)施例的與根據(jù)圖1的實(shí)施例的對應(yīng)元件類似的元件被相同的附圖標(biāo)記表示。根據(jù)圖2的實(shí)施例不包括濾光器3與框架層5之間的間隙。另外，濾光器3和框架層5被布置在由介電層6、7的上表面形成的同一平面上。
[0035]下面將結(jié)合示出中間產(chǎn)品的截面的圖3至圖10來描述制造該半導(dǎo)體器件的方法。與根據(jù)圖1和圖2的實(shí)施例的對應(yīng)元件類似的元件被相同的附圖標(biāo)記表示。
[0036]圖3示出了半導(dǎo)體襯底I的截面，該半導(dǎo)體襯底I可以是在對例如集成電路進(jìn)行處理之后的階段的CMOS晶片。在所期望的芯片級封裝件中，CMOS晶片被設(shè)置有多個(gè)傳感器2和附屬集成電路，各個(gè)傳感器2和附屬集成電路被設(shè)置用于單個(gè)半導(dǎo)體芯片。制造相應(yīng)的多個(gè)貫通襯底通路用于端子的電連接。將通過示例的方式結(jié)合一個(gè)傳感器2、一個(gè)附屬濾光器3以及貫通襯底通路4來描述制造過程。
[0037]可以在布線的介電層6上設(shè)置可以包括例如氮化硅的鈍化層9。這樣的鈍化層9優(yōu)選地在傳感器2上方是開口的，特別地是例如通過掩模等離子體蝕刻?？梢栽阝g化層9上沉積可以是例如氧化硅的額外的介電層7。接著優(yōu)選地通過CMP(化學(xué)機(jī)械拋光)對表面進(jìn)行平坦化，使得其水平面在襯底I上方的空間變化可以僅發(fā)生在至多1nm的足夠小的范圍內(nèi)。
[0038]將可以由例如結(jié)構(gòu)化的干涉濾光器層形成的濾光器3施加在傳感器2的區(qū)域上方的平坦化表面上。特別地，可以通過以下方式來制造濾光器3:形成可以是例如抗蝕劑的經(jīng)圖案化的剝離掩模，接著對適合的濾光器層進(jìn)行濺射或蒸鍍，并且隨后執(zhí)行濕法化學(xué)剝離步驟以去除剝離掩模，并且與該掩模一起去除濾光器層的被施加在剝離掩模上的部分?；蛘撸梢酝ㄟ^在平坦化表面上施加整個(gè)層或?qū)有蛄?，并且從傳感?上方的區(qū)域外部的區(qū)域中去除濾光器層或?qū)有蛄衼硇纬蔀V光器層3。如果對濾光器層或?qū)有蛄羞M(jìn)行蝕刻，則可以在上介電層7中、濾光器3的邊緣處形成圖3中所示的臺(tái)階27。臺(tái)階27不對器件的性能產(chǎn)生負(fù)面影響。如果鈍化層9被設(shè)置有適合的開口 20，則在傳感器2與濾光器3之間僅存在介電層6、7的材料。
[0039]圖4是根據(jù)圖3的用于在介電層6、7的上表面上施加半導(dǎo)體本體24之后獲得的另一中間產(chǎn)品的截面圖。半導(dǎo)體本體24可以是例如硅。在本方法的該變型中，半導(dǎo)體本體24包括可以例如通過對半導(dǎo)體本體24的表面進(jìn)行蝕刻形成的凹部22。半導(dǎo)體本體24被布置成凹部22面向傳感器2，以便濾光器3被容納在凹部22中。半導(dǎo)體本體24特別地可以是被鍵合至包括傳感器2的CMOS晶片或襯底I的結(jié)構(gòu)化的處理晶片，并且可以通過對兩個(gè)晶片的表面上的結(jié)構(gòu)化圖案進(jìn)行光學(xué)對準(zhǔn)來便利布置。介電層6、7可以用作為鍵合層。CMOS晶片的直徑優(yōu)選地比處理晶片的直徑小約0.5mm，以確保在隨后的處理步驟期間CMOS晶片的邊緣不被損壞。半導(dǎo)體本體24可以具有例如通常約725μπι的厚度。凹部22可以具有例如通常約40μπι的深度。
[0040]優(yōu)選地通過研磨和拋光將CMOS晶片從背側(cè)11變薄至200μπι或更小的厚度。半導(dǎo)體本體24用作為處理晶片并且在隨后的貫通襯底通路4的制造期間提高變薄的襯底I的機(jī)械穩(wěn)定性。
[0041]用于制造貫通襯底通路4的適合的過程開始于在背側(cè)11上形成結(jié)構(gòu)以幫助與已存在于主表面10處的結(jié)構(gòu)對準(zhǔn)。根據(jù)這些結(jié)構(gòu)，從背側(cè)11執(zhí)行經(jīng)掩模的蝕刻步驟，以制造穿透襯底I的通孔14。例如，可以通過沉積介電材料，通過對半導(dǎo)體材料的表面進(jìn)行氧化，或者通過絕緣注入到半導(dǎo)體材料中來形成介電層8。特別地，可以沉積覆蓋通孔14的側(cè)壁的氧化硅，并且隨后執(zhí)行的各向異性間隔物蝕刻步驟可以使在通孔14的底部處的接觸區(qū)域16暴露同時(shí)使通孔14的側(cè)壁涂覆有氧化物。
[0042]接著，在通孔14的側(cè)壁上沉積可以包括例如氮化鈦或氮化鉭的阻擋層，并且在阻擋層上沉積可以是例如鎢的金屬層。接著對鎢層進(jìn)行各向異性蝕刻，以便通孔14的側(cè)壁保留覆蓋有鎢。接著在背側(cè)11上對適合的金屬(例如，鋁)進(jìn)行濺射。鎢層和鋁層交疊的區(qū)域確保鎢層與鋁層之間的低歐姆連接。由此，制造出了金屬層15，其包括位于通孔14中的部分和位于背側(cè)11上的部分?；蛘撸梢杂杀怀练e在通孔14內(nèi)部和外部二者的一整個(gè)層來形成金屬層15。金屬層15優(yōu)選地被結(jié)構(gòu)化在背側(cè)11上，以便提供接觸焊墊17。
[0043]可以使用導(dǎo)電材料(例如，銅)或使用電介質(zhì)來填充通孔14的剩余容積。可以在接觸焊墊17上方施加可以包括氧化硅和/或氮化硅的鈍化層19，并且使鈍化層19在接觸焊墊17上方開口。在圖4所示的實(shí)施例中，鈍化層19也被施加在通孔14內(nèi)部的金屬層15上。通?？梢愿鶕?jù)以上引用的現(xiàn)有技術(shù)來執(zhí)行形成貫通襯底通路4的處理步驟。
[0044]在形成貫通襯底通路4并且將金屬層15結(jié)構(gòu)化在背側(cè)11上之后，從與襯底I相對的側(cè)研磨半導(dǎo)體本體24。如果在背側(cè)11上方特別是在鈍化層19上層疊研磨箔，則可以便利該處理步驟。這樣的箔的使用本身是已知的，并且箔在圖4中未示出。將半導(dǎo)體本體24變薄至少直到達(dá)到凹部22為止，并且由此在不損壞濾光器3的情況下使半導(dǎo)體本體24是開口的。半導(dǎo)體本體24的剩余厚度可以例如通常為約20μπι。通過水平虛線在圖3中指示變薄的半導(dǎo)體本體24的上表面的位置。
[0045]半導(dǎo)體本體24的剩余部分形成框架層5，其覆蓋并且增強(qiáng)包括貫通襯底通路4的底部的器件區(qū)域。由此可靠地防止了形成由保留在貫通襯底通路4上方的層形成的薄膜中的裂紋。在接觸焊墊17上施加焊球之后，獲得根據(jù)圖1的實(shí)施例。
[0046]在本方法的另一變型中，在施加半導(dǎo)體本體24之前不形成濾光器。圖5是根據(jù)圖3的截面圖，其表示在CMOS處理結(jié)束時(shí)的處理階段。對應(yīng)的元件用相同的附圖標(biāo)記表示。在圖5中示出的中間產(chǎn)品中，平面上介電層7還未被設(shè)置任何濾光器層。
[0047]圖6是根據(jù)圖5的用于在施加半導(dǎo)體本體24之后獲得的另一中間產(chǎn)品的截面圖，該半導(dǎo)體本體24包括在介電層6、7的上表面上的凹部22。半導(dǎo)體本體24可以是例如硅。作為上述方法的變型，半導(dǎo)體本體24被布置成凹部22面向傳感器2。半導(dǎo)體本體24特別地可以是鍵合至CMOS晶片的結(jié)構(gòu)化的處理晶片，并且介電層6、7可以用作為鍵合層。CMOS晶片的直徑優(yōu)選地比處理晶片的直徑小約0.5mm，以確保在隨后處理步驟中CMOS晶片的邊緣不被損壞。半導(dǎo)體本體24可以具有通常為約725μπι的厚度，并且凹部22可以具有例如通常為約40μπι的深度。接著可以如上所述進(jìn)行襯底I的變薄和貫通襯底通路4的形成。接著從與襯底I相對的側(cè)研磨半導(dǎo)體本體24，至少直到達(dá)到凹部22并且凹部22開口為止。通過水平虛線在圖6中指示變薄的半導(dǎo)體本體24的上表面的位置。半導(dǎo)體本體24的剩余部分形成框架層5。
[0048]圖7是根據(jù)圖6的用于另一中間產(chǎn)品的截面圖，所述中間產(chǎn)品是從與襯底I相對的側(cè)使半導(dǎo)體本體24變薄直到凹部22開口并且介電層7的在傳感器2上方的區(qū)域露出為止之后獲得的?？蚣軐?覆蓋貫通襯底通路4的區(qū)域。
[0049]圖8是在框架層5上施加犧牲層21之后的根據(jù)圖7的截面圖。犧牲層21可以是例如干膜抗蝕劑。犧牲層21優(yōu)選地被限制于框架層5的表面，但是犧牲層21進(jìn)入到傳感器2上方的框架層5的開口中的小的交疊沒有損害。接著特別地通過例如濺射來施加整個(gè)濾光器層或?yàn)V光器層序列23。由于由框架層5中的開口的邊界形成的臺(tái)階，和通過濺射工藝獲得的邊緣覆蓋率的嚴(yán)格的一致性，所以濾光器層或?yàn)V光器層序列23可能不能完美地覆蓋存在于框架層5中的開口的邊界。在后續(xù)步驟中，通過剝離工藝，特別地通過濕法化學(xué)剝離工藝來去除犧牲層21和濾光器層或?yàn)V光器層序列23的被施加在犧牲層21上的部分。濾光器層或?yàn)V光器層序列23的剩余部分在傳感器2上方形成濾光器3。在接觸焊墊17上施加焊球之后，獲得根據(jù)圖2的實(shí)施例。
[0050]圖9是根據(jù)圖6的用于使用沒有凹部的半導(dǎo)體本體25的制造方法的另一變型的截面圖。半導(dǎo)體本體25可以是例如未被結(jié)構(gòu)化的處理晶片。在形成貫通襯底通路4之后，將襯底I的背側(cè)11暫時(shí)地鍵合至處理晶片26。為此目的，如圖9所示，可以使用鈍化層19作為鍵合層，或者可以施加例如專用的氧化硅鍵合層。將半導(dǎo)體本體25研磨并且拋光至如上所述的通常約20μπι的厚度。通過水平虛線在圖9中指示變薄的半導(dǎo)體本體25的上表面的位置。
[0051]圖10是在已經(jīng)使半導(dǎo)體本體25變薄之后的根據(jù)圖9的截面圖。在半導(dǎo)體本體25的剩余部分的表面上施加在傳感器2上方的區(qū)域中開口的掩模28。掩模28可以是可以通過例如紅外對準(zhǔn)步驟進(jìn)行圖案化的抗蝕劑。接著使用掩模28通過蝕刻，特別是通過對介電層6、7的材料(其可以是例如氧化硅)具有高度選擇性的干法化學(xué)蝕刻步驟來部分地去除半導(dǎo)體本體25。半導(dǎo)體本體25的被掩模28覆蓋的部分保留為框架層5，并且覆蓋至少貫通襯底通路4上方的區(qū)域。去除掩模28，以便獲得與圖7所示的中間產(chǎn)品類似的中間產(chǎn)品。接著結(jié)合圖8根據(jù)上述方法步驟通過另一些方法步驟來形成濾光器3。去除處理晶片26，并且由此獲得根據(jù)圖2的實(shí)施例。
[0052]可以類似地應(yīng)用于所有所述實(shí)施例的另一些方法步驟可以包括通過無電沉積用鎳和金來涂覆接觸焊墊27以形成凸點(diǎn)下金屬化層，并且使用隨后發(fā)生的熱回流將焊球18附接至凸點(diǎn)下金屬化層。可以使用例如雙切割工藝來將晶片鋸成單個(gè)芯片。在不提供襯底I的情況下，首先從主表面10、CM0S側(cè)來鋸晶片，并且接著將晶片從背側(cè)11完全切掉。
[0053]施加所述框架層5提供了包括由貫通襯底通路形成的互連部的特別是用于光學(xué)應(yīng)用的高可靠性的芯片級封裝件。制造半導(dǎo)體器件的方法與標(biāo)準(zhǔn)CMOS工藝兼容。利用該方法，可以制造非常薄的芯片級封裝件，其高度通常小于約270μπι，因此基本上小于根據(jù)現(xiàn)有技術(shù)的用于光學(xué)應(yīng)用的半導(dǎo)體器件的高度。這提供了系統(tǒng)集成，特別是對于消費(fèi)產(chǎn)品方面的相當(dāng)大的優(yōu)點(diǎn)?；旧咸岣吡诵纬稍谪炌ㄒr底通路的底部處的膜的可靠性和機(jī)械穩(wěn)定性。
[0054]附圖標(biāo)記列表
[0055]I半導(dǎo)體襯底
[0056]2傳感器
[0057]3濾光器
[0058]4貫通襯底通路
[0059]5框架層
[0060]6介電層[0061 ]7介電層
[0062]8介電層
[0063]9鈍化層
[0064]10主表面
[0065]11 背側(cè)
[0066]12金屬層
[0067]13互連部
[0068]14 通孔
[0069]15金屬層
[0070]16接觸區(qū)域
[0071]17接觸焊墊
[0072]18 焊球
[0073]19鈍化層
[0074]20 開口
[0075]21犧牲層
[0076]22 凹部
[0077]23濾光器層
[0078]24具有凹部的半導(dǎo)體本體
[0079]25沒有凹部的半導(dǎo)體本體
[0080]26處理晶片[0081 ]27 臺(tái)階
[0082]28 掩模
【主權(quán)項(xiàng)】
1.一種半導(dǎo)體器件，包括: -半導(dǎo)體襯底(I)，其具有主表面(10); -傳感器(2)，其在所述主表面(10)處被布置在所述襯底(I)中； -濾光器(3)，其被布置在所述傳感器(2)上方；以及 -貫通襯底通路(4)，其在所述傳感器(2)外部穿透所述襯底(I)，所述半導(dǎo)體器件的特征在于 -在所述貫通襯底通路(4)上方的所述主表面(10)上方布置有框架層(5)， -所述框架層(5)沒有覆蓋所述濾光器(3)，并且 -所述濾光器(3)與所述框架層(5)在同一水平面上。2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述框架層(5)是硅層。3.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體器件，還包括: 在所述主表面(1)上的介電層(6，7)，所述濾光器(3)和所述框架層(5)被布置在所述介電層(6，7)上。4.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，還包括: 金屬層(12)，其被布置在所述介電層(6，7)中；所述金屬層(12)的在所述貫通襯底通路(4)與所述框架層(5)之間的接觸區(qū)域(16);以及 所述貫通襯底通路(4)的接觸所述接觸區(qū)域(16)的金屬層(15)。5.根據(jù)權(quán)利要求3或4所述的半導(dǎo)體器件，還包括: 布置在所述介電層(6，7)中的鈍化層(9)，所述鈍化層(9)包括與所述介電層(6，7)不同的材料，并且所述鈍化層(9)包括在所述傳感器(2)與所述濾光器(3)之間的開口(20)。6.根據(jù)權(quán)利要求1至5中的一項(xiàng)所述的半導(dǎo)體器件，其中所述傳感器(2)是光學(xué)傳感器并且所述濾光器(3)是光學(xué)濾光器。7.一種制造半導(dǎo)體器件的方法，所述方法包括: -在半導(dǎo)體襯底(I)的主表面(1)處布置傳感器(2); -在所述傳感器(2)上方布置濾光器(3);以及 -在所述傳感器(2)外部形成穿透所述襯底(I)的貫通襯底通路(4)， 所述方法的特征在于 -在所述主表面(10)上方施加有半導(dǎo)體本體(24，25)，并且 -所述半導(dǎo)體本體(24，25)在至少所述傳感器(2)上方的區(qū)域中被部分地去除，所述半導(dǎo)體本體(24，25)的部分(5)保留在所述貫通襯底通路(4)上方。8.根據(jù)權(quán)利要求7所述的方法，還包括: -提供具有凹部(22)的所述半導(dǎo)體本體(24); -以所述凹部(22)面向所述傳感器(2)的方式來施加所述半導(dǎo)體本體(24);以及-從與所述襯底(I)相對的側(cè)使所述半導(dǎo)體本體(24)變薄，直到達(dá)到所述凹部(22)并且所述傳感器(2)上方的區(qū)域被露出為止。9.根據(jù)權(quán)利要求8所述的方法，還包括: -在施加所述半導(dǎo)體本體(24)之前在所述傳感器(2)上方布置所述濾光器(3);以及 -以所述凹部(22)面向所述傳感器(2)的方式來施加所述半導(dǎo)體本體(24)，使得所述濾光器(3)被容納在所述凹部(22)中。10.根據(jù)權(quán)利要求7所述的方法，其中，在部分地去除所述半導(dǎo)體本體(24，25)之后，在所述傳感器(2)上方布置所述濾光器(3)。11.根據(jù)權(quán)利要求10所述的方法，還包括: -在施加所述半導(dǎo)體本體(25)之后并且在部分地去除所述半導(dǎo)體本體(25)之前，施加在所述傳感器(2)上方的區(qū)域中開口的掩模(28);以及 -使用所述掩模(28)通過蝕刻來部分地去除所述半導(dǎo)體本體(25)，保留在所述貫通襯底通路(4)上方的所述部分(5)被所述掩模(28)覆蓋。12.根據(jù)權(quán)利要求10或11所述的方法，還包括: -在所述半導(dǎo)體本體(25)的保留在所述貫通襯底通路(4)上方的所述部分(5)上施加犧牲層(21); -在所述犧牲層(21)和所述傳感器(2)上方的區(qū)域上施加濾光器層(23);以及-將所述犧牲層(21)與所述濾光器層(23)的一部分一起去除，所述濾光器層(23)的剩余部分形成所述濾光器(3)。
【文檔編號】H01L31/0203GK105900247SQ201580004240
【公開日】2016年8月24日
【申請日】2015年1月14日
【發(fā)明人】胡貝特·埃尼赫爾邁爾, 弗朗茨·施蘭克
【申請人】ams有限公司