基于Metal/Insulator/AlGaN/GaN疊層MIS結(jié)構(gòu)的負(fù)微分電阻器件及制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于微電子與固體電子學(xué)技術(shù)領(lǐng)域，特別是涉及一種基于Metal/Insulator/AlGaN/GaN疊層MIS結(jié)構(gòu)的負(fù)微分電阻器件及制備方法。
【背景技術(shù)】
[0002]轉(zhuǎn)移電子器件(TED)為基于電子在固體中能谷間轉(zhuǎn)移而制成的器件。只有在導(dǎo)帶中存在多個(gè)能谷、電子在各能谷中的行為特性各異，以及在一定外部條件下發(fā)生顯著的電子轉(zhuǎn)移的固體材料才能制作這類器件，砷化鎵(GaAs)和磷化銦(INP)就屬這種材料。
[0003]GaAs的導(dǎo)帶底在波矢(0，O, O)處，在這個(gè)極值附近(極值稱能谷)，電子的有效質(zhì)量約為0.066m。，mQ為自由電子的靜止質(zhì)量。GaAs的導(dǎo)帶在(1，O, O)波矢方向上還有六個(gè)次級小值，即六個(gè)子能谷，它們比中心能谷約高0.36電子伏，電子在子能谷的有效質(zhì)量約為0.4!^，它比中心能谷的值大得多。電子迀移率大致上與它的有效質(zhì)量成反比，因此電子在中心能谷的迀移率遠(yuǎn)大于子能谷。在室溫和低場下，電子基本上集中在中心能谷。隨著外加電場的增加，電子從外電場得到的能量也增加，有一部分電子會轉(zhuǎn)移到子能谷。當(dāng)外加電場約為3000伏/厘米時(shí)(稱閾值電場，用Eth表示)，轉(zhuǎn)移的電子數(shù)顯著增加，電子總的平均迀移率及電子平均速度明顯下降，出現(xiàn)負(fù)的微分迀移率和負(fù)的微分電導(dǎo)特性。
[0004]當(dāng)加在GaAs晶體上的電壓增加時(shí)，晶體中某處(一般在陰極附近)先達(dá)到閾值電場，該處電子的平均速度則下降，于是產(chǎn)生電子的積累。初始的積累區(qū)外電子速度沒有下降，這使得在積累區(qū)的電子運(yùn)動方向一側(cè)，由于電子較快移動而產(chǎn)生電子的耗盡。電子積累區(qū)與耗盡區(qū)形成偶極區(qū)，它產(chǎn)生的電場與外加電場的方向一致，因而形成高場區(qū)，這一高場區(qū)進(jìn)一步促使電子的轉(zhuǎn)移，更多電子轉(zhuǎn)移又使高場區(qū)的電場進(jìn)一步增加，這一過程一直進(jìn)行到晶體內(nèi)電場的積分等于外加偏壓高場區(qū)達(dá)到穩(wěn)定為止，而稱此高場區(qū)為高場疇。隨著電子的運(yùn)動，高場疇逆著電場方向朝陽極渡越。晶體內(nèi)高場疇的產(chǎn)生使疇外電場下降，因而使通過晶體的電流I下降。當(dāng)高場疇渡越到陽極并消失時(shí)，電流恢復(fù)到原來值，很快陰極又出現(xiàn)新的高場疇。高場疇的這種周而復(fù)始的產(chǎn)生、渡越、消失的過程，在外電路中產(chǎn)生電流的振蕩波形。
[0005]轉(zhuǎn)移電子器件是一個(gè)重要的微波器件。它已被廣泛用作局部震蕩器和功率放大器，且所涵蓋微波頻率從IGHz到150GHz。雖然轉(zhuǎn)移電子器件的功率輸出和效率一般都比MPATT器件還低。然而，TED卻有較低的噪聲、較低的工作電壓和相對較容易的電路設(shè)計(jì)。TED已逐漸成為探測系統(tǒng)、遠(yuǎn)程控制和微波測試儀器上所使用的重要固態(tài)微波源。然而，常規(guī)的轉(zhuǎn)移電子器件(TED)主要是用η型GaAs和η型InP制作，電流峰谷比一般較低。

【發(fā)明內(nèi)容】

[0006]鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種基于Metal/Insulator/AlGaN/GaN疊層MIS結(jié)構(gòu)的負(fù)微分電阻器件及制備方法。
[0007]為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種基于Metal/Insulator/AlGaN/GaN疊層MIS結(jié)構(gòu)的負(fù)微分電阻器件的制備方法，包括步驟:
[0008]I)提供一包括依次層疊的襯底、GaN層及AlGaN層的基片；
[0009]2)于基片的AlGaN層上形成掩膜層，并刻蝕去除非器件區(qū)域的掩膜層、AlGaN、及GaN層形成AlGaN/GaN異質(zhì)結(jié)平臺；
[0010]3)于所述AlGaN/GaN異質(zhì)結(jié)平臺外圍形成退火后與二維電子氣接觸的歐姆接觸電極；
[0011]4)于所述AlGaN/GaN異質(zhì)結(jié)平臺表面形成絕緣層；
[0012]5)于所述絕緣層表面形成柵金屬層；
[0013]6)于器件表面形成表面鈍化層；
[0014]7)去除柵金屬層及歐姆接觸電極表面的鈍化層，露出柵金屬層及歐姆接觸電極。
[0015]作為本發(fā)明的基于Metal/lnsulator/AIGaN/GaN疊層MIS結(jié)構(gòu)的負(fù)微分電阻器件的制備方法的一種優(yōu)選方案，所述基片中的GaN層及AlGaN層之間形成有AlGaN/GaN異質(zhì)結(jié)結(jié)構(gòu)，異質(zhì)結(jié)界面處存在二維電子氣，所述AlGaN層的厚度為15?30nm。。
[0016]作為本發(fā)明的基于Metal/lnsulator/AIGaN/GaN疊層MIS結(jié)構(gòu)的負(fù)微分電阻器件的制備方法的一種優(yōu)選方案，步驟I)還包括對所述基片進(jìn)行清洗的步驟。
[0017]作為本發(fā)明的基于Metal/lnsulator/AIGaN/GaN疊層MIS結(jié)構(gòu)的負(fù)微分電阻器件的制備方法的一種優(yōu)選方案，步驟2)中，所述AlGaN/GaN異質(zhì)結(jié)平臺為圓臺。
[0018]作為本發(fā)明的基于Metal/lnsulator/AIGaN/GaN疊層MIS結(jié)構(gòu)的負(fù)微分電阻器件的制備方法的一種優(yōu)選方案，步驟3)中，采用電子束蒸發(fā)工藝及l(fā)ift-off工藝制作所述歐姆接觸電極。
[0019]作為本發(fā)明的基于Metal/lnsulator/AIGaN/GaN疊層MIS結(jié)構(gòu)的負(fù)微分電阻器件的制備方法的一種優(yōu)選方案，所述歐姆接觸電極包括依次層疊的Ti層、Al層、Ti層及Au層，所述Ti層的厚度為15?25nm，所述Al層的厚度為75?125nm，所述Ti層的厚度為40?60nm，所述Au層的厚度為75?125nm，所述退火為于800?900°C下，N2氣氛中退火15 ?45s。
[0020]作為本發(fā)明的基于Metal/lnsulator/AIGaN/GaN疊層MIS結(jié)構(gòu)的負(fù)微分電阻器件的制備方法的一種優(yōu)選方案，步驟4)中，采用等離子增強(qiáng)原子層沉積高k介質(zhì)層作為絕緣層，所述高k介質(zhì)層的厚度為10?20nm。
[0021]作為本發(fā)明的基于Metal/lnsulator/AIGaN/GaN疊層MIS結(jié)構(gòu)的負(fù)微分電阻器件的制備方法的一種優(yōu)選方案，采用電子束蒸發(fā)工藝及l(fā)ift-off工藝制備所述柵金屬層。
[0022]本發(fā)明還提供一種基于Metal/lnsulator/AIGaN/GaN疊層MIS結(jié)構(gòu)的負(fù)微分電阻器件，包括:
[0023]襯底；
[0024]AlGaN/GaN異質(zhì)結(jié)平臺，位于所述襯底之上；
[0025]歐姆接觸電極，位于所述AlGaN/GaN異質(zhì)結(jié)平臺外圍，與AlGaN/GaN界面的二維電子氣接觸；
[0026]絕緣層，位于所述AlGaN/GaN異質(zhì)結(jié)平臺之上；
[0027]柵金屬層，位于所述絕緣層之上；
[0028]鈍化層，覆蓋于器件表面，并于所述歐姆接觸電極及柵金屬層對應(yīng)位置具有開孔。
[0029]作為本發(fā)明的基于Metal/lnsulator/AIGaN/GaN疊層MIS結(jié)構(gòu)的負(fù)微分電阻器件的一種優(yōu)選方案，所述基片中的GaN層及AlGaN層之間形成有AlGaN/GaN異質(zhì)結(jié)結(jié)構(gòu)，異質(zhì)結(jié)界面處存在二維電子氣，所述AlGaN層的厚度為15?30nm。
[0030]作為本發(fā)明的基于Ni/Al203/AlGaN/GaN疊層MIS結(jié)構(gòu)的負(fù)微分電阻器件的一種優(yōu)選方案，所述AlGaN/GaN異質(zhì)結(jié)平臺為圓臺，所述AlGaN/GaN異質(zhì)結(jié)平臺的半徑為150?250 μ m，高度為 300 ?400nm。
[0031]作為本發(fā)明的基于Metal/lnsulator/AIGaN/GaN疊層MIS結(jié)構(gòu)的負(fù)微分電阻器件的一種優(yōu)選方案，所述歐姆接觸電極包括依次層疊的Ti層、Al層、Ti層及Au層，所述Ti層的厚度為15?25nm，所述Al層的厚度為75?125nm，所述Ti層的厚度為40?60nm，所述Au層的厚度為75?125nm。
[0032]作為本發(fā)明的基于Metal/lnsulator/AIGaN/GaN疊層MIS結(jié)構(gòu)的負(fù)微分電阻器件的一種優(yōu)選方案，所述絕緣層為Al2O3層，厚度為10?20nm。
[0033]作為本發(fā)明的基于Metal/lnsulator/AIGaN/GaN疊層MIS結(jié)構(gòu)的負(fù)微分電阻器件的一種優(yōu)選方案，所述柵金屬層的形狀為圓臺形，半徑為40?80 μ m，結(jié)合于所述絕緣層的中部區(qū)域。
[0034]如上所述，本發(fā)明提供一種基于Metal/lnsulator/AIGaN/GaN疊層MIS結(jié)構(gòu)的負(fù)微分電阻器件及制備方法，所述負(fù)微分電阻器件包括:襯底；AlGaN/GaN異質(zhì)結(jié)平臺，位于所述襯底之上；歐姆接觸電極，位于所述AlGaN/GaN異質(zhì)結(jié)平臺外圍，退火后與AlGaN/GaN界面的2DEG接觸；絕緣層，位于所述AlGaN/GaN異質(zhì)結(jié)平臺之上；柵金屬層，位于所述絕緣層之上；鈍化層，覆蓋于器件表面，并于所述歐姆接觸電極及柵金屬層對應(yīng)位置具有開孔。本發(fā)明的結(jié)構(gòu)中，肖特基發(fā)射電流被抑制，隧穿電流占總電流的主導(dǎo)，結(jié)合電子在GaN材料中的轉(zhuǎn)移特性，使得ι-v曲線呈現(xiàn)出負(fù)微分電阻效應(yīng)。在低溫下，這種效應(yīng)進(jìn)一步放大，電流峰谷比在-50°C時(shí)能達(dá)到3，相比傳統(tǒng)的TED較高。
【附圖說明】
[0035]圖1顯不為本發(fā)明的基于Metal/lnsulator/AIGaN/GaN疊層MIS結(jié)構(gòu)的負(fù)微分電阻器件的制備方法步驟流程示意圖。
[0036]圖2?圖3顯不分別為本發(fā)明的基于Metal/lnsulator/AIGaN/GaN疊層MIS結(jié)構(gòu)的負(fù)微分電阻器件的剖視及俯視結(jié)構(gòu)示意圖。
[0037]圖4顯不為本發(fā)明的基于Metal/lnsulator/AIGaN/GaN疊層MIS結(jié)構(gòu)的負(fù)微分電阻器件及制備方法的1-V特性曲線與普通AlGaN/GaN肖特基二極管的1-V特性曲線對比圖。
[0038]元件標(biāo)號說明
[0039]101襯底
[0040]102GaN 層
[0041]103AlGaN 層
[0042]104絕緣層
[0043]105歐姆接觸電極
[0044]106柵金屬層
[0045]107鈍化層
[0046]Sll?S17步驟I)?步驟7)
【具體實(shí)施方式】
[0047]以下通過特定的具體實(shí)例說明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。本發(fā)明還可以通過另外不同的【具體實(shí)施方式】加以實(shí)施或應(yīng)用，本說明書中的各項(xiàng)細(xì)節(jié)也可以基于不同觀點(diǎn)與應(yīng)用，在沒有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。
[0048]請參閱圖1?圖4。需要說明的是，本實(shí)施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實(shí)際實(shí)施時(shí)的組件數(shù)目、形狀及尺寸繪制，其實(shí)際實(shí)施時(shí)各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。
[0049]如圖1?圖4所不，本實(shí)施例提供一種基于Metal/lnsulator/AIGaN/GaN疊層MIS結(jié)構(gòu)的負(fù)微分電阻器件的制備方法，包括步驟:
[0050]如圖1?圖3所示，首先進(jìn)行步驟I) Sll，提供一包括依次層疊的襯底101、GaN層102及AlGaN層103的基片。
[0051]作為示例所述基片中的GaN層102及AlGaN層103之間形成AlGaN/GaN異質(zhì)結(jié)結(jié)構(gòu)，異質(zhì)結(jié)界面處存在二維電子氣2DEG，所述AlGaN層的厚度為15?30nm。在本實(shí)施例中，所述AlGaN層103的厚度為22nm。
[0052]另外，本步驟中，還包括對所述基片進(jìn)行清洗的步驟。
[0053]如圖1?圖3所示，然后進(jìn)行步驟2) S12，于基片的AlGaN層102上形成掩膜層，并刻蝕去除非器件區(qū)域的掩膜層、AlGaN層103及GaN層102形成AlGaN/GaN異質(zhì)結(jié)平臺，所述AlGaN/GaN異質(zhì)結(jié)平臺的半徑為150?250 μ m，高度為300?400nm。
[0054]作為示例，所述掩膜層為S12層。
[0055]作為示例，刻蝕的方法為ICP刻蝕，刻蝕所形成的AlGaN/GaN異質(zhì)結(jié)平臺為圓臺