本發(fā)明涉及一種感測芯片封裝結(jié)構(gòu)及其制造方法，特別涉及一種裸露主動區(qū)的感測芯片封裝結(jié)構(gòu)及其制造方法。

背景技術(shù)：

目前常見的光學(xué)感測芯片封裝模塊主要包括基板、芯片以及封膠體。芯片設(shè)置于基板上并電性連接基板，而封膠體覆蓋于基板的表面以及芯片上，用以固定該芯片并保護(hù)導(dǎo)線。另外，芯片的感測區(qū)通常會被玻璃或是其他透明材質(zhì)覆蓋，而不會裸露于出來。然而，當(dāng)這部分光學(xué)感測芯片封裝模塊應(yīng)用在指紋辨識感測器中時(shí)，手指無法直接接觸感測區(qū)，有可能會影響辨識的精確度。

除此之外，在感測區(qū)上方覆蓋透明材料，也會進(jìn)一步增加光學(xué)感測芯片封裝模塊的厚度，而不利于將光學(xué)感測芯片封裝模塊整合在便攜式的電子裝置中。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明實(shí)施例在于提供一種感測芯片封裝結(jié)構(gòu)及其制造方法。在感測芯片封裝結(jié)構(gòu)中，感測芯片的主動區(qū)并沒有被玻璃或其他透明材料覆蓋，而是直接暴露于外部環(huán)境，而可應(yīng)用于各種感測元件中。另外，通過在感測芯片上形成凹陷部，可進(jìn)一步縮短光源與主動區(qū)之間的距離。

本發(fā)明其中一實(shí)施例提供一種芯片感測芯片封裝結(jié)構(gòu)，包括載板、感測芯片及線路層。感測芯片設(shè)置于載板上，其中感測芯片具有一頂面，以及由頂面凹陷而形成的至少一凹陷部。頂面設(shè)有一主動區(qū)，且凹陷部位于主動區(qū)的一側(cè)，且凹陷部的深度介于100μm至400μm。線路層形成于感測芯片上，以電性連接于主動區(qū)，其中至少部分線路層由主動區(qū)延 伸至凹陷部的一側(cè)壁面及一底面。

本發(fā)明其中一實(shí)施例提供一種感測芯片封裝結(jié)構(gòu)的制造方法，其包括：提供一晶圓，晶圓包括多個感測芯片，其中每一個感測芯片具有一主動區(qū)及定義至少一預(yù)薄化區(qū)，其中預(yù)薄化區(qū)位于主動區(qū)的一側(cè)，并涵蓋感測芯片的一邊界；對每一個所述感測芯片的預(yù)薄化區(qū)進(jìn)行蝕刻，以在每一個主動區(qū)的一側(cè)形成一凹陷部；形成一線路重分配層于晶圓上；對晶圓執(zhí)行一切割步驟，以形成相互分離的多個感測芯片，其中每一個感測芯片上設(shè)有一線路層，且線路層由主動區(qū)延伸至凹陷部的一側(cè)壁面及一底面；以及將多個感測芯片分別設(shè)置于多個載板上，并通過線路層使每一個感測芯片的主動區(qū)電性連接于所述載板。

在本發(fā)明實(shí)施例所提供的感測芯片封裝結(jié)構(gòu)及其制造方法中，可使感測芯片的主動區(qū)暴露于外部環(huán)境中，以直接接觸待測物，例如：手指。另外，感測芯片具有至少一個由頂面凹陷的凹陷部，以使主動區(qū)可通過布設(shè)于凹陷部的底面與側(cè)壁面的線路層與載板電性連接。

為使能更進(jìn)一步了解本發(fā)明的特征及技術(shù)內(nèi)容，請參閱以下有關(guān)本發(fā)明的詳細(xì)說明與附圖，然而說明書附圖僅提供參考與說明用，并非用來對本發(fā)明加以限制者。

附圖說明

圖1A為本發(fā)明實(shí)施例的感測芯片封裝結(jié)構(gòu)的俯視示意圖。

圖1B為圖1A沿線IB-IB剖面線的剖面示意圖。

圖2為本發(fā)明另一實(shí)施例的感測芯片封裝結(jié)構(gòu)的剖面示意圖。

圖3A為本發(fā)明另一實(shí)施例的感測芯片封裝結(jié)構(gòu)的俯視示意圖。

圖3B為圖3A沿線IIIB-IIIB剖面線的剖面示意圖。

圖4為本發(fā)明實(shí)施例的感測芯片封裝結(jié)構(gòu)的制造方法的流程圖。

圖5為本發(fā)明實(shí)施例的晶圓在圖4的步驟S100中的俯視示意圖。

圖5A為圖5的區(qū)域A的放大俯視示意圖。

圖6A為本發(fā)明實(shí)施例的感測芯片在圖4的步驟S101中的局部俯視示意圖。

圖6B為圖6A所示的感測芯片的剖面示意圖。

圖6C為本發(fā)明另一實(shí)施例的感測芯片在圖4的步驟S101中的局部俯視示意圖。

圖7A為本發(fā)明實(shí)施例的感測芯片在圖4的步驟S102中的局部俯視示意圖。

圖7B為圖7A的感測芯片的剖面示意圖。

圖8A為本發(fā)明實(shí)施例的感測芯片封裝結(jié)構(gòu)在圖4的步驟S103中的局部俯視示意圖。

圖8B為圖8A所示的感測芯片的剖面示意圖。

圖9A為本發(fā)明實(shí)施例的感測芯片封裝結(jié)構(gòu)在圖4的步驟S105中的局部俯視示意圖。

圖9B為圖9A所示的感測芯片封裝結(jié)構(gòu)的剖面示意圖。

圖10A為本發(fā)明實(shí)施例的感測芯片封裝結(jié)構(gòu)在圖4的步驟S106中的局部俯視示意圖。

圖10B為圖10A所示的感測芯片封裝結(jié)構(gòu)的剖面示意圖。

圖11A為本發(fā)明另一實(shí)施例的感測芯片封裝結(jié)構(gòu)的在工藝步驟中的局部俯視示意圖。

圖11B為圖11A所示的感測芯片封裝結(jié)構(gòu)的剖面示意圖。

圖12A為本發(fā)明另一實(shí)施例的感測芯片封裝結(jié)構(gòu)在工藝步驟中的局部俯視示意圖。

圖12B為圖12A所示的感測芯片封裝結(jié)構(gòu)的剖面示意圖。

圖13A為本發(fā)明另一實(shí)施例的感測芯片封裝結(jié)構(gòu)在工藝步驟中的局部俯視示意圖。

圖13B為圖13A所示的感測芯片封裝結(jié)構(gòu)的剖面示意圖。

附圖標(biāo)記說明：

感測芯片封裝結(jié)構(gòu) 1、2、3

載板 10

焊墊 100

感測芯片 11、11’

感測芯片高度 H2

頂面 11a

底表面 11b

主動區(qū) 112

布線區(qū) 113

凹陷部 115

側(cè)壁面 115s

底面 115b

凹陷部深度 H1

線路層 12

第一接墊 121

導(dǎo)線 122

第二接墊 123

焊線 13

基底部 110

凸出部 111

發(fā)光元件 14

擋墻 15

擋墻寬度 W

模封體 16

頂表面 160

晶圓 S1

預(yù)薄化區(qū) 115’

線路重分配層 12’

切割線 L

夾角 θ

流程步驟 S100～S106

具體實(shí)施方式

請參閱圖1A與圖1B。圖1A為本發(fā)明實(shí)施例的感測芯片封裝結(jié)構(gòu)的俯視示意圖。圖1B為圖1A沿線IB-IB剖面線的剖面示意圖。

本發(fā)明實(shí)施例所提供的感測芯片封裝結(jié)構(gòu)可被整合應(yīng)用于不同的感 測元件中，例如是指紋辨識器、汗孔辨識器、血氧濃度檢測器、心跳感測器、環(huán)境光感測器或是近接感測器等等。本發(fā)明實(shí)施例中，感測芯片封裝結(jié)構(gòu)1包括載板10、感測芯片11及線路層12。

載板10可以是金屬板、絕緣板或者是復(fù)合板，其中復(fù)合板例如是硬式印刷線路板(printed circuit board,PCB)或是軟式印刷線路板(flexible printed circuit,FPC)。在本實(shí)施例中，載板10為印刷線路板，且在載板10中已布設(shè)線路(未圖示)及多個焊墊100，其中焊墊100的位置可根據(jù)感測芯片11的配置需求而設(shè)置。

另外，在圖1A所示的實(shí)施例中，載板10為方形板，然而本發(fā)明并未限制載板10的形狀。在其他實(shí)施例中，載板10也可以具有其他幾何形狀，例如：圓形、橢圓形、正方形、長方形或者是三角形。

感測芯片11設(shè)置于載板10上，并通過至少一條焊線13與載板10上的焊墊100電性連接。詳細(xì)而言，感測芯片11具有一頂面11a及與頂面11a相反的一底表面11b，且感測芯片11的頂面11a設(shè)有主動區(qū)112以及布線區(qū)113，其中布線區(qū)113是位于主動區(qū)112周邊。在布線區(qū)113內(nèi)已設(shè)有和主動區(qū)112電性連接的控制電路，以接收主動區(qū)112所感測的信號。

值得說明的是，本發(fā)明實(shí)施例的感測芯片11具有由頂面11a凹陷而形成的至少一凹陷部115，其中凹陷部115是位于主動區(qū)112的其中一側(cè)，并橫穿感測芯片11的側(cè)表面。

請參照圖1B，凹陷部115具有一側(cè)壁面115s及一底面115b，其中側(cè)壁面115s是連接于頂面11a與底面115b之間。在一實(shí)施例中，側(cè)壁面115s為斜面。進(jìn)一步而言，側(cè)壁面115s和頂面11a之間形成一夾角θ，且夾角θ介于110度至140度之間。另外，凹陷部115的深度H1會小于感測芯片11的高度H2。前述感測芯片11的高度H2是由感測芯片11的頂面11a至底表面11b的垂直距離。具體而言，凹陷部115的深度H1是介于100μm至400μm之間。

換句話說，感測芯片11實(shí)際上會具有一基底部110以及一突出于基底部110上表面的凸出部111，且凸出部111與基底部110共同定義出前述的凹陷部115。據(jù)此，凸出部111的俯視形狀的面積會小于基底部110 的俯視形狀的面積，且基底部110的上表面即為凹陷部115的底面115b。

在圖1A與圖1B的實(shí)施例中，感測芯片11具有兩個凹陷部115，這兩個凹陷部115分別位于主動區(qū)112的兩相反側(cè)。然而，凹陷部115的數(shù)量與位置實(shí)際上可根據(jù)線路布設(shè)的位置來決定，因此本發(fā)明中并不限制。舉例而言，兩個凹陷部115可以位于主動區(qū)112的兩相鄰側(cè)。另外，在其他實(shí)施例中，感測芯片11也可以只具有一個凹陷部115或者是具有兩個以上的凹陷部115。

請參照圖1A與圖1B，線路層12形成于感測芯片11上，并電性連接至主動區(qū)112。詳細(xì)而言，線路層12布設(shè)于感測芯片11的頂面11a、凹陷部115的側(cè)壁面115s以及底面115b，并通過前述布線區(qū)113內(nèi)的控制電路電性連接至主動區(qū)112。

在一實(shí)施例中，線路層12包括至少一個第一接墊121、至少一第二接墊123以及連接于第一接墊121與第二接墊123之間的導(dǎo)線122。前述第一接墊121、第二接墊123以及導(dǎo)線122的數(shù)量可以根據(jù)感測芯片11的配置需求而設(shè)置，本發(fā)明并不限制。

需說明的是，第一接墊121設(shè)置于感測芯片11的頂面11a，并電性連接至位于布線區(qū)113內(nèi)的控制電路。第二接墊123則設(shè)置于凹陷部115的底面115b上，而導(dǎo)線122由頂面11a的第一接墊121通過凹陷部115的側(cè)壁面115s延伸至位于凹陷部115底面115b的第二接墊123。第二接墊123并通過焊線13連接至載板10上的焊墊100，從而使感測芯片11的主動區(qū)112可與載板10中的線路電性連接。

也就是說，凹陷部115的側(cè)壁面115s與底面115b可作為線路布設(shè)區(qū)，通過設(shè)置于凹陷部115的側(cè)壁面115s與底面115b的線路層12，以及焊線13，可使主動區(qū)112電性連接至載板10。

請參照圖2。圖2顯示本發(fā)明另一實(shí)施例的感測芯片封裝結(jié)構(gòu)的剖面示意圖。本實(shí)施例和圖1B中相同的元件使用相同的標(biāo)號，且相同的部分不再贅述。

在本實(shí)施例中，感測芯片封裝結(jié)構(gòu)2還包括一發(fā)光元件14，其中發(fā)光元件14設(shè)置于凹陷部115內(nèi)。具體而言，發(fā)光元件14是設(shè)置于凹陷部115的底面115b上，且發(fā)光元件14的厚度是小于凹陷部115的深度。

發(fā)光元件14可用以投射檢測光束至一待測物件。之后，感測芯片11的主動區(qū)112再接收由待測物所反射的光線，來形成待測物影像，以進(jìn)行辨識。發(fā)光元件14可以是發(fā)光二極管(LED)、激光光源或紅外線光源，用以提供單色光或?qū)掝l光。

在本實(shí)施例中，發(fā)光元件14為發(fā)光二極管(LED)，且發(fā)光二極管的接地端與電壓輸入端分別位于發(fā)光元件14的底部與頂部。因此，當(dāng)發(fā)光元件14設(shè)置在凹陷部115時(shí)，發(fā)光元件14可設(shè)置于其中一個電性接地的第二接墊123上，以使位于發(fā)光元件14底部的接地端電性接地。

另外，在本實(shí)施例中，載板10設(shè)有開關(guān)控制電路，位于發(fā)光元件14頂部的電壓輸入端可通過焊線13連接至載板10上的焊墊100，以電性連接至開關(guān)控制電路，從而使開關(guān)控制電路可控制發(fā)光元件14的開啟與關(guān)閉。

在另一實(shí)施例中，發(fā)光元件14的接地端與電壓輸入端皆位于發(fā)光元件14的頂部。在這個情況下，發(fā)光元件14不一定需要設(shè)置于第二接墊123上，而可直接設(shè)置于凹陷部115的底面115b未被線路層12覆蓋的區(qū)域。并且，發(fā)光元件14的接地端與電壓輸入端可分別通過兩條焊線13電性連接至設(shè)置于載板10上的兩個焊墊100，其中一個焊墊100電性接地，另一個焊墊100則電性連接至開關(guān)控制電路。

需說明的是，在已知的部分感測芯片封裝結(jié)構(gòu)中，光源與芯片是共同設(shè)置于基板上，由于芯片的結(jié)構(gòu)限制，使光源與芯片的感測區(qū)之間的距離無法再進(jìn)一步縮短。

然而，在本發(fā)明實(shí)施例中，通過在感測芯片11形成凹陷部115，可使發(fā)光元件14直接設(shè)置于感測芯片11上。如此，可更進(jìn)一步縮短發(fā)光元件14與主動區(qū)112之間的距離，而可提高影像辨識的精確度。另外，相較于現(xiàn)有的封裝結(jié)構(gòu)，由于本發(fā)明中的發(fā)光元件14直接設(shè)置于感測芯片11上，也可以使感測芯片封裝結(jié)構(gòu)2的整體體積再進(jìn)一步縮小。

特別是在一實(shí)施例中，感測芯片封裝結(jié)構(gòu)2可包括至少兩個可發(fā)出不同色光的發(fā)光元件14，以應(yīng)用于血氧濃度檢測器。在這種情況下，感測芯片11可具有至少兩個凹陷部115，以分別設(shè)置這些發(fā)光元件14。也就是說，相較于現(xiàn)有的封裝結(jié)構(gòu)，感測芯片封裝結(jié)構(gòu)2的體積并不會因 為發(fā)光元件14的數(shù)量增加而變大，而可維持在一定的尺寸大小。

接著，請參照圖3A與圖3B。圖3A為本發(fā)明另一實(shí)施例的感測芯片封裝結(jié)構(gòu)的俯視示意圖。圖3B為圖3A沿線IIIB-IIIB剖面線的剖面示意圖。在本實(shí)施例的感測芯片封裝結(jié)構(gòu)3中，和圖2的實(shí)施例中相同的元件具有相同的標(biāo)號。

本實(shí)施例和圖2所示的實(shí)施例不同的是，本實(shí)施例的感測芯片封裝結(jié)構(gòu)3還包括擋墻15以及模封體16。

請先參照圖3A，擋墻15形成于感測芯片11的頂面11a，并圍繞主動區(qū)112，以定義出一封閉區(qū)域，用以在形成模封體16的工藝中，避免模封體16覆蓋住主動區(qū)112。擋墻15的功能將在后文中配合感測芯片封裝結(jié)構(gòu)的制造方法詳細(xì)說明，在此并不贅述。

另外，在本實(shí)施例中，擋墻15與位于感測芯片11頂面11a的部分線路層12重疊設(shè)置。如圖3B所示，擋墻15是疊設(shè)于線路層12(第一接墊121)上，可保護(hù)線路層12不被氧化或損壞。在一實(shí)施例中，擋墻15的高度是介于2μm至50μm，而擋墻15的寬度W是介于5μm至100μm之間。

然而，只要擋墻15可用來避免模封體16覆蓋主動區(qū)112，擋墻15與線路層12的相對位置并不需要特別限制。在其他實(shí)施例中，部分線路層12也可以設(shè)置在擋墻15上，或者擋墻15也可以不和線路層12重疊，而直接設(shè)置于感測芯片11的頂面11a。另外，構(gòu)成擋墻15的材料可以選擇感光材料(photo-imageable material)，例如是在微影蝕刻工藝中現(xiàn)有的光致抗蝕劑材料，或者是其他絕緣材料。

模封體16覆蓋載板10、部分感測芯片11以及線路層12。值得一提的是，模封體16的一頂表面160和擋墻15的頂端面齊平或者是低于擋墻15的頂端面。也就是說，感測芯片11的主動區(qū)112并不會被模封體16覆蓋，而會由擋墻15所形成的封閉區(qū)域暴露于外部環(huán)境，以感測一待測物件。

在本實(shí)施例中，構(gòu)成模封體16的材料可以是透光材料，以使發(fā)光元件14所發(fā)出的檢測光束可投射至待測物件。舉例而言，當(dāng)檢測光束為可見光時(shí)，構(gòu)成模封體16的材料須為透明材料，而可使可見光穿透。在另 一實(shí)施例中，當(dāng)檢測光束為紅外光時(shí)，構(gòu)成模封體16的材料選擇紅外光可穿透的材料。

需說明的是，圖1A與1B所示的感測芯片封裝結(jié)構(gòu)1也可以包括擋墻15與模封體16。由于圖1A與1B所示的感測芯片封裝結(jié)構(gòu)1中并未具有發(fā)光元件14，因此構(gòu)成模封體16的材料并未被限制，而可以任意選擇透明材料或不透明的材料。

本發(fā)明一實(shí)施例并提供一種感測芯片封裝結(jié)構(gòu)的制造方法。請參照圖4。圖4為本發(fā)明實(shí)施例的感測芯片封裝結(jié)構(gòu)的制造方法的流程圖。

在步驟S100中，提供一晶圓，其中晶圓包括多個感測芯片，其中每一個感測芯片具有一主動區(qū)及定義至少一預(yù)薄化區(qū)，其中預(yù)薄化區(qū)位于主動區(qū)的一側(cè)，并涵蓋感測芯片的一邊界。

請配合參照圖5及圖5A。圖5為本發(fā)明實(shí)施例的感測芯片封裝結(jié)構(gòu)在圖4的步驟中的俯視示意圖。圖5A為圖5的區(qū)域A的放大俯視示意圖。

請配合參照圖5與圖5A。構(gòu)成晶圓S1的材料通常為硅，但也可以是其他半導(dǎo)體材料，例如砷化鎵、氮化鎵(GaN)或碳化硅(SiC)。在本發(fā)明實(shí)施例中，晶圓S1已經(jīng)完成元件制作的工藝，且包括多個感測芯片11，且每一個感測芯片11具有一主動區(qū)112、配置于主動區(qū)112周邊的布線區(qū)113以及至少一預(yù)薄化區(qū)115’。

另外，在布線區(qū)113內(nèi)已形成和主動區(qū)112電性連接的控制電路，而預(yù)薄化區(qū)115’位于主動區(qū)112的一側(cè)，且預(yù)薄化區(qū)115’的范圍延伸至感測芯片11的其中一邊界。

請?jiān)賲⒄請D4，接著在步驟S101中，對每一個感測芯片的預(yù)薄化區(qū)進(jìn)行蝕刻，以在每一個感測芯片11的主動區(qū)112的一側(cè)形成一凹陷部。

請配合參照圖6A至圖6B。圖6A為本發(fā)明實(shí)施例的感測芯片在圖4的步驟S101中的局部俯視示意圖。圖6B為圖6A所示的感測芯片的剖面示意圖。

如圖6B所示，對感測芯片11的預(yù)薄化區(qū)115’進(jìn)行蝕刻之后，形成由頂面11a向下凹陷而形成的凹陷部115。并且，凹陷部115具有一側(cè)壁面115s及一底面115b，其中側(cè)壁面115s是連接于頂面11a以及底面115b 之間，且為斜面。在本實(shí)施例中，凹陷部115的深度介于100μm至400μm之間。前述在預(yù)薄化區(qū)115’形成凹陷部115的步驟可通過執(zhí)行晶圓級蝕刻工藝(wafer-level etching process)來實(shí)現(xiàn)，包括涂布光致抗蝕劑、曝光顯影、蝕刻以及去除光致抗蝕劑等已知的微影蝕刻工藝。

也就是說，在進(jìn)行上述的蝕刻步驟之后，感測芯片11包括一基底部110以及突出于基底部110上表面的凸出部111，其中主動區(qū)112以及布線區(qū)113是位于凸出部111的頂面。另外，基底部110具有未被凸出部111覆蓋的上表面，也就是凹陷部115的底面115b，而凸出部111的側(cè)表面即為凹陷部115的側(cè)壁面115s。另外，凸出部111相對于上表面的高度即為凹陷部115的深度。

在圖6A所示的實(shí)施例中，感測芯片11具有兩個凹陷部115，分別形成于主動區(qū)112的兩相反側(cè)。然而，在其他實(shí)施例中，如圖6C所示，感測芯片11’也可以根據(jù)需要而具有四個凹陷部115，分別橫穿感測芯片11的四條邊界。在另一實(shí)施例中，感測芯片11也可以只具有一個凹陷部115，本發(fā)明中并不限制。

請?jiān)賲⒄請D4，在步驟S102中，形成線路重分配層于晶圓上。請配合參照圖7A與圖7B，其中圖7A為本發(fā)明實(shí)施例的感測芯片在圖4的步驟S102中的局部俯視示意圖，而圖7B為圖7A的感測芯片的剖面示意圖。

如圖7A與圖7B所示，線路重分配層12’形成于感測芯片11的頂面11a、凹陷部115的側(cè)壁面115s以及底面115b上。線路重分配層12’包括多個位于頂面11a的第一接墊121、多個位于凹陷部115底面115b的第二接墊123，以及多條導(dǎo)線122，其中這些導(dǎo)線122分別連接于各第一接墊121與各第二接墊123之間。

第一接墊121設(shè)置于感測芯片11的頂面11a，并電性連接至布線區(qū)113內(nèi)的控制電路。第二接墊123則設(shè)置于凹陷部115的底面115b上，而導(dǎo)線122由頂面11a的第一接墊121通過凹陷部115的側(cè)壁面115s延伸至位于凹陷部115底面115b的第二接墊123。

形成線路重分配層12’的步驟可通過微影工藝來實(shí)現(xiàn)。需說明的是，在微影工藝中，包括曝光及顯影(development)的步驟。因此，凹陷部 115的側(cè)壁面115s為斜面，可確保在曝光及顯影(development)的步驟中，凹陷部115的側(cè)壁面115s皆可被照光，而形成導(dǎo)線122，以免影響第一接墊121與第二接墊123之間的電性連接。

另外，在后續(xù)工藝中，感測芯片11的主動區(qū)112，可通過設(shè)置于凹陷部115底面115b的多個第二接墊123，電性連接載板10上的電路。據(jù)此，構(gòu)成線路重分配層12’的材料可以是鎳、錫、銀或其合金等較容易與載板10上的焊墊100接合的金屬。

請?jiān)賲⒄請D4。接著，在步驟S103中，于每一個感測芯片上形成一擋墻，其中擋墻圍繞主動區(qū)，以定義出一封閉區(qū)域。

請配合參照圖8A與圖8B，其中圖8A為本發(fā)明實(shí)施例的感測芯片封裝結(jié)構(gòu)在圖4的步驟S103中的局部俯視示意圖。圖8B為圖8A所示的感測芯片的剖面示意圖。

如圖8A與圖8B所示，擋墻15形成于感測芯片11的頂面11a，并圍繞主動區(qū)112。在一實(shí)施例中，構(gòu)成擋墻15的材料可以是感光材料，例如為光致抗蝕劑材料。因此，可通過涂布光致抗蝕劑、曝光以及顯影等工藝來形成擋墻15。擋墻15的高度大約介于2μm至50μm，而擋墻15的寬度W是介于5μm至100μm之間。

在本實(shí)施例中，擋墻15是疊設(shè)于部分線路重分配層12’上，因此形成擋墻15的步驟是在形成線路重分配層12’的步驟之后執(zhí)行。在其他實(shí)施例中，形成擋墻15的步驟與形成線路重分配層12’的步驟的先后順序并沒有限制。

接著，請參照圖4。在步驟S104中，對晶圓執(zhí)行一切割步驟，以形成相互分離的多個感測芯片，其中每一個感測芯片上設(shè)有一線路層，且線路層由主動區(qū)延伸至凹陷部的一側(cè)壁面及一底面。

請繼續(xù)參照圖8A與圖8B，在對晶圓S1(如圖5)執(zhí)行切割步驟時(shí)，是沿著多條彼此交錯的切割線L，以形成相互分離的多個感測芯片11。要說明的是，經(jīng)過前述的切割步驟之后，每一個感測芯片11具有由線路重分配層12’切割而形成的線路層12。和線路重分配層12’相似，線路層12同樣包括多個第一接墊121、多個第二接墊123以及多條分別連接于各第一接墊121與各第二接墊123之間的導(dǎo)線122，在此不再贅述線路層 12所設(shè)置的位置以及功效。

請?jiān)賲⒄請D4。隨后，在步驟S105中，將多個感測芯片分別設(shè)置于多個載板上，并使每一個感測芯片的主動區(qū)電性連接于載板。請配合參照圖9A與圖9B，其中圖9A為本發(fā)明實(shí)施例的感測芯片封裝結(jié)構(gòu)在圖4的步驟S105中的局部俯視示意圖。圖9B為圖9A所示的感測芯片封裝結(jié)構(gòu)的剖面示意圖。

詳細(xì)而言，請參照圖9A，載板10上已預(yù)先設(shè)有線路以及多個焊墊100，而切割后的感測芯片11設(shè)置于載板10上的預(yù)定位置。

在一實(shí)施例中，是通過打線(wire bonding)工藝，以形成多條焊線13，將位于凹陷部115底面115b上的多個第二接墊123分別電性連接于載板10上所對應(yīng)的焊墊100。如前所述，線路層12會電性連接至布線區(qū)113內(nèi)的控制電路，從而使載板10上的焊墊100電性連接于主動區(qū)112。

請繼續(xù)參照圖4。在步驟S106中，形成一模封體以封裝載板、感測芯片及線路層，其中模封體暴露主動區(qū)。

在一實(shí)施例中，可通過執(zhí)行轉(zhuǎn)移成型工藝(transfer molding process)來形成模封體。需說明的是，在執(zhí)行轉(zhuǎn)移成型工藝時(shí)，會將載板10與感測芯片11共同放置于模具中，并在模具中注入模封膠體。在模封膠體固化之后，即可形成模封體。

請參照圖10A與10B。圖10A為本發(fā)明實(shí)施例的感測芯片封裝結(jié)構(gòu)在圖4的步驟S106中的局部俯視示意圖。圖10B為圖10A所示的感測芯片封裝結(jié)構(gòu)的剖面示意圖。

需說明的是，當(dāng)在模具中注入模封膠體時(shí)，在步驟S103中所形成的擋墻15可防止模封膠體流入主動區(qū)112內(nèi)。據(jù)此，模封體16的一頂表面160會和擋墻15的一頂端面齊平(如圖10B所示)，或者是低于擋墻15的頂端面。因此，感測芯片11的主動區(qū)112并不會被模封體16覆蓋，而會由擋墻15所形成的封閉區(qū)域暴露于外部環(huán)境。

另外，需說明的是，在本實(shí)施例中，由于焊線13是直接連接到凹陷部115底面115b的第二接墊123，來和主動區(qū)112建立電性連接，因此焊線13的最高點(diǎn)會低于感測芯片11的頂面11a所在的水平位置。此外，模封體16的頂表面160和擋墻15的頂端面齊平，因此可覆蓋住焊線13。

但在其他實(shí)施例中，也可以通過其他方式來封裝感測芯片11以及載板10。舉例而言，可通過提供一具有開口的蓋體罩住感測芯片11以及載板10，并使感測芯片11的主動區(qū)112由開口暴露出來，也可以達(dá)到相同效果。在這個情況下，步驟S103可以被省略，也就是不需要形成擋墻15于感測芯片11的頂面11a。

在另一實(shí)施例的感測芯片封裝結(jié)構(gòu)的制造方法中，在完成步驟S102之后，可還包括設(shè)置一發(fā)光元件于凹陷部內(nèi)。

詳細(xì)而言，請參照圖11A與圖11B。圖11A為本發(fā)明另一實(shí)施例的感測芯片封裝結(jié)構(gòu)的在工藝步驟中的局部俯視示意圖。圖11B為圖11A所示的感測芯片封裝結(jié)構(gòu)的剖面示意圖。

在本實(shí)施例中，發(fā)光元件14是設(shè)置在凹陷部115的底面上，并且，發(fā)光元件14的厚度是小于凹陷部115的深度。另外，當(dāng)發(fā)光元件14的底部設(shè)有接地端時(shí)，發(fā)光元件14是疊設(shè)于其中一個電性接地的第二接墊123上。也就是說，前述的第二接墊123為接地墊，而連接于接地墊的導(dǎo)線122以及第一接墊121為接地線路。

在另一實(shí)施例中，當(dāng)發(fā)光元件14的接地端與電壓輸入端皆位于發(fā)光元件14的頂部時(shí)，發(fā)光元件14可直接設(shè)置于凹陷部115的底面115b，而不需要疊設(shè)于第二接墊123上。

在將發(fā)光元件14設(shè)置于感測芯片11的凹陷部115之后，對晶圓執(zhí)行切割步驟，以形成多個相互分離的感測芯片11。接著，請參照圖12A與圖12B。圖12A為本發(fā)明另一實(shí)施例的感測芯片封裝結(jié)構(gòu)在工藝步驟中的局部俯視示意圖。圖12B為圖12A所示的感測芯片封裝結(jié)構(gòu)的剖面示意圖。

在圖12A中，設(shè)有發(fā)光元件14的感測芯片11被設(shè)置于載板10上。在將感測芯片11設(shè)置于載板10上的步驟中，還包括形成至少一焊線13，以使發(fā)光元件14電性連接于載板10。如圖12B所示，發(fā)光元件14通過焊線13連接至載板10上的焊墊100，從而電性連接于載板10中的電路，例如是開關(guān)控制電路。

接著，請參照圖13A與圖13B。圖13A為本發(fā)明另一實(shí)施例的感測芯片封裝結(jié)構(gòu)在工藝步驟中的局部俯視示意圖。圖13B為圖13A所示的 感測芯片封裝結(jié)構(gòu)的剖面示意圖。

和圖4所示的步驟S106相似，形成模封體16以封裝載板10、感測芯片11、發(fā)光元件14以及線路層12，其中模封體16會暴露感測芯片11的主動區(qū)112。

〔實(shí)施例的可能功效〕

綜上所述，本發(fā)明的有益效果可以在于，在本發(fā)明實(shí)施例所提供的感測芯片封裝結(jié)構(gòu)及其制造方法中，可使感測芯片的主動區(qū)暴露于外部環(huán)境中，以直接接觸待測物，例如：手指。另外，感測芯片具有至少一個由頂面凹陷的凹陷部，以使主動區(qū)可通過布設(shè)于凹陷部的底面與側(cè)壁面的線路層與載板電性連接。

此外，通過在感測芯片形成凹陷部，可使發(fā)光元件直接設(shè)置于感測芯片上。如此，可更進(jìn)一步縮短發(fā)光元件與主動區(qū)之間的距離，而可提高影像辨識的精確度。另外，相較于現(xiàn)有的封裝結(jié)構(gòu)，由于本發(fā)明中的發(fā)光元件直接設(shè)置于感測芯片上，也可以使感測芯片封裝結(jié)構(gòu)的整體體積再進(jìn)一步縮小。

以上所述僅為本發(fā)明的較佳可行實(shí)施例，非因此局限本發(fā)明的專利范圍，故舉凡運(yùn)用本發(fā)明說明書及附圖內(nèi)容所做的等效技術(shù)變化，均包含于本發(fā)明的保護(hù)范圍內(nèi)。