專利名稱：利用硅的局部氧化技術(shù)制造的雙柵極結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明主要涉及半導體功率器件，更具體地，涉及一種應用LOCOS (Local Oxidation of Silicon,硅的局部氧化)技術(shù)提供具有雙柵極結(jié)構(gòu)的半 導體器件的經(jīng)改進的和新穎的制造工藝及器件結(jié)構(gòu)。
背景技術(shù)：
目前，應用例如屏蔽柵極溝道(SGT)結(jié)構(gòu)的離散溝道柵極減小DMOS (雙擴散金屬氧化物半導體)器件中的柵漏電容的常規(guī)技術(shù)仍然面臨許多技 術(shù)限制和困難。具體地，溝道DMOS器件的結(jié)構(gòu)中具有溝道柵極，其中在柵 極和漏極之間的大電容(Cgd)限制了器件的轉(zhuǎn)換速度。該電容主要是由于 溝道柵極的底部和漏極之間的電場耦合而產(chǎn)生的。為了減少柵漏電容，引進 一種例如屏蔽柵極溝道結(jié)構(gòu)(SGT)的經(jīng)改進的離散溝道柵極結(jié)構(gòu)，該結(jié)構(gòu) 中在溝道柵極的底部具有底部屏蔽電極來屏蔽溝道柵極和漏極。如圖1所示， SGT結(jié)構(gòu)的設計理念是將溝道的底部屏蔽電極連接到源極，使溝道柵極與位 于襯底上的漏極屏蔽。在溝道柵極的底部實施屏蔽電極，可以實現(xiàn)將柵漏電 容減少到初始Cgd值的約一半。應用SGT結(jié)構(gòu)實施的DMOS器件的轉(zhuǎn)換速 度和轉(zhuǎn)換效率也因此大大提高。相對于底部屏蔽節(jié)段處于浮動電位的結(jié)構(gòu)， 連接到源極電位時的底部屏蔽電極提供更好的屏蔽效果。柵漏電容Cgd的減 小通過實施底部多晶硅屏蔽結(jié)構(gòu)而實現(xiàn)。因為底部氧化的厚度比沿溝道側(cè)壁 的柵氧化的厚度大，因此與溝道底部的擊穿問題被消除。對于特定的外延層 厚度來說，凈效應是一大優(yōu)點，因此SGT結(jié)構(gòu)可以提供更高得多的漏源擊穿 電壓(BVdss)。 一旦BVdss不再成為設計中必須考慮的限制性問題，為了改 進器件的整體性能，設計者就有提高摻雜水平或者減少外延層厚度，或者設 計既提高摻雜水平也減少外延層厚度的器件的靈活性。
但是，如圖1所示，在制造工藝中，實行第一柵氧化的濕刻蝕的步驟通 常會引起柵氧化薄弱的問題。該氧化物刻蝕通常會延伸到先期已被淀積到溝道底部的第一多晶硅的頂表面以下，由此導致形成過刻蝕袋。具體地，薄且 陡峭的多晶硅間氧化由于以下問題導致源極和柵極之間被過早擊穿1.浸蘸 引起導致過早擊穿的區(qū)域中的電場集中；2.該浸蘸增加了柵漏覆蓋面積，從 而使柵漏電容改進的效果減弱。在應用常規(guī)制造工藝時，上述技術(shù)難題成為 一個問題。當應用常規(guī)制造工藝時，濕刻蝕工藝被用于去除在第一多晶硅反 刻蝕中受損的側(cè)壁氧化，各向同性的濕刻蝕工藝不可避免地稍許刻蝕掉多晶 硅頂表面以下的側(cè)壁氧化的一部分，從而在側(cè)壁上形成一個袋狀。所生長的 熱氧化與形成上部溝道側(cè)壁柵氧化和第二多晶硅淀積前的多晶硅間柵氧化的 下面的層次共形。在半導體襯底上形成溝道功率器件時，當單元密度因溝道 開口的尺寸減小而增加時，上述這些技術(shù)問題和性能限制通常就變得更加嚴 重。
因此，在功率半導體器件的設計和制造技術(shù)中仍然存在提供形成功率器 件的新的制造方法和器件結(jié)構(gòu)的需要，以使上述討論的問題和限制能夠得到
發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種新穎的和經(jīng)改進的通過離散溝道柵極實現(xiàn)的 半導體功率器件，其中溝道被作為頂部和底部打開，且頂部稍寬于底部。厚 氧化層首先在底部的側(cè)壁上形成，如此當該氧化層向側(cè)壁的頂部中擴展時形 成一個鳥喙形層。這樣，該鳥喙形層防止對氧化層的過刻蝕，從而防止多晶 硅的頂部節(jié)段延展到底部柵極節(jié)段周圍的過刻蝕袋中。
本發(fā)明的另一目的在于提供一種經(jīng)改進的器件結(jié)構(gòu)和制造方法以減少柵 漏電容，同時通過提供一種制造工藝和結(jié)構(gòu)精確控制頂部和底部柵極節(jié)段的 分離，該工藝和結(jié)構(gòu)通過首先在底部溝道的頂部周圍形成具有鳥喙形層的厚 底部氧化層防止侵入下氧化層的過刻蝕袋。用于形成底部厚氧化層的特殊的 LOCOS工藝被應用來提供新結(jié)構(gòu)的特殊優(yōu)點，以減少Ciss， Coss和Crss， 提高功率MOSFET的效率。這種新方法將使制造工藝能夠消除氧化物回侵現(xiàn) 象，同時提供改進多晶硅間氧化物的靈活性，從而具有較高的可靠性。
為達上述目的，本發(fā)明提供了一種溝道型半導體功率器件，該器件包括 被源區(qū)圍繞的溝道柵極，該源區(qū)被包圍在漏區(qū)上方的體區(qū)內(nèi)，該漏區(qū)設置在襯底的底部表面上。所述溝道柵極進一步包括至少兩個相互絕緣的溝道填充 節(jié)段，底部絕緣層圍繞底部溝道填充節(jié)段，該底部溝道填充節(jié)段在附接到在 其頂表面上方延伸的所述溝道側(cè)壁的底部絕緣層的頂部具有鳥喙形層。
所述溝道半導體器件進一步包括節(jié)段間絕緣層，該絕緣層覆蓋被鳥喙形 層圍繞的底部溝道填充節(jié)段的頂表面。
所述的底部絕緣層的厚度范圍基本上在1000至3000埃之間。
所述的溝道柵極具有被底部絕緣層圍繞的底部，該底部絕緣層的寬度稍 小于用頂部溝道填充節(jié)段填充的溝道柵極的頂部的寬度。
所述的底部絕緣層包括LOCOS氧化層。
所述的底部溝道填充節(jié)段包括摻雜磷或硼的多晶硅。
在被具有頂部溝道填充節(jié)段的LOCOS氧化層圍繞的底部溝道填充節(jié)段 的頂表面上的節(jié)段間絕緣層包括設置在節(jié)段間絕緣層頂部的多晶硅。
所述的溝道柵極進一步包括圍繞柵極溝道頂部的側(cè)壁的頂部柵極絕緣 層，其中，頂部柵極絕緣層和節(jié)段間絕緣層的厚度之間的比值基本上在1 : 1.2 到1 :5之間。
所述的溝道型半導體功率器件構(gòu)成N溝道金屬氧化物半導體場效應晶體 管(MOSFET)器件。
所述的溝道型半導體功率器件構(gòu)成P溝道MOSFET器件。
所述的底部溝道填充節(jié)段構(gòu)成電連接到MOSFET器件的源區(qū)電極。
本發(fā)明還提供了一種制造溝道型半導體功率器件的方法，該方法包括在 半導體襯底上打開溝道的步驟；還包括以下步驟首先打開溝道的頂部，然 后在頂部的側(cè)壁上淀積SiN(氮化硅)，接著刻蝕溝道頂部的底部表面，然后 進行硅刻蝕打開溝道的底部，該底部的寬度比溝道頂部的寬度稍小。
該方法進一步包括沿溝道底部的側(cè)壁生長厚氧化層，因此在溝道的底部 和頂部之間的交界點處形成鳥喙形層的步驟。
所述的沿溝道底部的側(cè)壁生長厚氧化層的步驟進一步包括生長厚度范 圍基本上在1000至3000埃的厚氧化層的步驟。
所述的沿溝道底部的側(cè)壁生長厚氧化層的步驟進一步包括:應用LOCOS 工藝生長具有從溝道底部向頂部延伸的鳥喙形層的所述厚氧化層的步驟。
該方法進一步包括在溝道中淀積多晶硅，接著摻雜磷，然后對多晶硅進行反刻蝕以形成底部溝道填充節(jié)段的步驟。
該方法還進一步包括生長柵極氧化和節(jié)段間絕緣層，硅和摻雜多晶硅之
間的生長速率比為1 : 1.2到1 : 5的步驟。
該方法還進一步包括應用原位摻雜多晶硅然后進行多晶硅的反刻蝕的第 二多晶硅淀積形成頂部溝道填充節(jié)段的步驟。
該方法還進一步包括通過體區(qū)注入和推進形成體區(qū)，和通過源區(qū)注入和 源區(qū)擴散形成源區(qū)的步驟。
本發(fā)明提供的通過離散溝道柵極實現(xiàn)的半導體功率器件中，所述的鳥喙 形層防止對氧化層的過刻蝕，從而防止多晶硅的頂部節(jié)段延展到底部柵極節(jié) 段周圍的過刻蝕袋中。
本發(fā)明提供的工藝方法和結(jié)構(gòu)通過在底部溝道的頂部周圍形成具有鳥喙 形層的厚底部氧化層防止侵入下氧化層的過刻蝕袋。用于形成底部厚氧化層 的特殊的LOCOS工藝被應用來提供新結(jié)構(gòu)的特殊優(yōu)點，以減少Ciss， Coss 和Crss，提高功率MOSFET的效率。這種新方法將使制造工藝能夠消除氧化 物回侵現(xiàn)象，同時提供改進多晶硅間氧化物的靈活性，從而具有較高的可靠 性。
在閱讀了下文對優(yōu)選實施例的詳細描述和對附圖的說明之后，本發(fā)明上 述和其他的目的和優(yōu)點對于本技術(shù)領(lǐng)域的普通技術(shù)人員是顯而易見的。
圖1是通過溝道柵極實現(xiàn)的現(xiàn)有溝道型MOSFET器件的橫截面示意圖， 該溝道柵極具有顯示了不均勻刻蝕的多晶硅間層的常規(guī)離散溝道柵極的溝道 結(jié)構(gòu)；
圖2是本發(fā)明中通過離散溝道柵極實現(xiàn)的溝道型MOSFET器件的橫截面 示意圖，該結(jié)構(gòu)中底部絕緣層具有如通過本發(fā)明公開的工藝制造的鳥喙形層; 以及
圖3A至圖3H是一系列的橫截面示意圖，用以描述提供如圖2所示的溝 道型MOSFgT器件的制造工藝。
具體實施方式
下文將參考結(jié)合附圖2 附圖3對本發(fā)明進行詳盡敘述。
參考圖2所示的本發(fā)明的溝道型MOSFET器件100的橫截面示意圖。溝 道型MOSFET器件100支撐在其上形成外延層110的襯底105上。溝道型 MOSFET器件100在頂部溝道柵極節(jié)段130下方包括底部柵極節(jié)段120，該 底部柵極節(jié)段120的底部填充多晶硅。通過設置在頂部與底部節(jié)段之間的絕 緣氧化層125，，使填充多晶硅的底部柵極節(jié)段120與頂部柵極多晶硅節(jié)段130 屏蔽和絕緣。通過圍繞溝道柵極的底部表面的絕緣層115,使底部溝道節(jié)段 也與設置在105下方的漏極絕緣。頂部溝道柵極節(jié)段130在溝道的頂部也填 充多晶硅，該溝道頂部用覆蓋溝道壁的柵極絕緣層125包圍。
摻以例如P型雜質(zhì)的第二傳導類型雜質(zhì)的體區(qū)140在溝道柵極130之間 延伸。P型體區(qū)140圍繞摻以例如N+型雜質(zhì)的第一傳導類型雜質(zhì)的源區(qū)150。 源區(qū)150形成在圍繞溝道柵極130的外延層的頂表面附近。在半導體襯底的 頂表面上也具有用于提供與源體區(qū)域和柵極的電接觸的絕緣層，觸點開口和 金屬層。為了簡明的目的，這些結(jié)構(gòu)特征沒有詳細顯示和描述，因為本技術(shù) 領(lǐng)域內(nèi)的普通技術(shù)人員已經(jīng)了解這些結(jié)構(gòu)。
圍繞底部溝道120的側(cè)壁的底部氧化層115具有特殊的結(jié)構(gòu)特征，其形 成為鳥喙形，顯示為鳥喙115緊緊包圍多晶硅間層125'。多晶硅間氧化可以 在鳥喙區(qū)域的周圍或在其下方。上述結(jié)構(gòu)可作變通，該多晶硅間氧化層不必 圍繞所述鳥喙。
參考圖3A至圖3H所示的一系列橫截面示意圖，其用于說明如圖2所示 的MOSFET器件的制造步驟。如圖3A所示，硬質(zhì)氧化物掩模208被用于在 覆蓋襯底205的外延層210上打開若干溝道209。如圖3B所示，通過熱氧化 工藝，在溝道209的側(cè)壁和底部表面上生成氧化層(由于太薄而未在圖中顯 示)，厚度大約為100至300埃。厚度大約為1000至2000埃的氮化硅層214 淀積在剛剛生成的氧化層上。如圖3C所示，在溝道底部進行SiN/Si02刻蝕， 接著進行硅刻蝕，將溝道209和底部溝道209'打開到期望的深度。如圖3D 所示，厚度大約為1000至2500埃的厚氧化層215生成在下溝道209'的側(cè) 壁和底部表面上，在每一個下溝道209'的頂部形成鳥喙。如圖3E所示，用 熱磷酸進行濕SiN帶剝離從而去除SiN層214，并進行多晶硅淀積，用多晶 硅220填充底部溝道209'。可任選地，淀積原位多晶硅層220，或者淀積未摻雜的多晶硅層然后進行磷或硼的摻雜，接著是多晶硅刻蝕。進行薄氧化層
的浸蘸，鳥喙結(jié)構(gòu)的存在防止多晶硅和硅之間的氧化物的鉆蝕。如圖3F所 示，以硅和摻雜多晶硅之間1 : 1.2至1 : 5的高微分氧化速率生成柵極氧化層 225。因此，多晶硅層220上方的氧化層225'比側(cè)壁周圍的柵極氧化層225 厚。如圖3G所示，利用原位摻雜多晶硅進行第二多晶硅淀積，使頂部多晶 硅柵極230填充溝道，接著從襯底的頂部表面進行多晶硅的反刻蝕。如圖3H 所示，硬質(zhì)的氧化物掩模208被去除，進行體區(qū)注入，然后進行體區(qū)擴散以 形成體區(qū)240，接下來進行源區(qū)注入和源區(qū)擴散以形成源區(qū)250。然后，進行 標準的制造工藝完成半導體功率器件的制造。
雖然對本發(fā)明根據(jù)優(yōu)選實施例進行了說明，應該理解的是，實施例所作 的公開不應被理解為是對本發(fā)明的限制。在閱讀了上述公開的內(nèi)容之后，本 發(fā)明的各種變化和修改對于本技術(shù)領(lǐng)域內(nèi)的熟練技術(shù)人員無疑是顯而易見 的，因此，附后的權(quán)利要求應該被認為涵蓋落在本發(fā)明的精神和范圍之內(nèi)的 一切變化和修改。
權(quán)利要求
1.一種溝道型半導體功率器件，其特征在于，該器件包括被源區(qū)圍繞的溝道柵極，所述的源區(qū)被包圍在漏區(qū)上方的體區(qū)內(nèi)，該漏區(qū)設置在襯底的底部表面上，其中，所述的溝道柵極進一步包括至少兩個相互絕緣的溝道填充節(jié)段，底部絕緣層圍繞底部溝道填充節(jié)段，該底部溝道填充節(jié)段在附接到在其頂表面上方延伸的所述溝道側(cè)壁的底部絕緣層的頂部具有鳥喙形層。
2. 如權(quán)利要求1所述的溝道型半導體功率器件，其特征在于，該器件進一步 包括節(jié)段間絕緣層，其覆蓋被所述鳥喙形層圍繞的底部溝道填充節(jié)段的頂 表面。
3. 如權(quán)利要求1所述的溝道型半導體功率器件，其特征在于，所述的底部絕 緣層的厚度范圍基本上為1000至3000埃之間。
4. 如權(quán)利要求1所述的溝道型半導體功率器件，其特征在于，所述的溝道柵 極具有被底部絕緣層圍繞的底部，該底部絕緣層的寬度稍小于用頂部溝道填 充節(jié)段填充的所述溝道柵極的頂部的寬度。
5. 如權(quán)利要求1所述的溝道型半導體功率器件，其特征在于，所述的底部絕 緣層包括硅局部氧化的氧化層。
6. 如權(quán)利要求1所述的溝道型半導體功率器件，其特征在于，所述的底部溝 道填充節(jié)段包括摻雜磷的多晶硅。
7. 如權(quán)利要求1所述的溝道型半導體功率器件，其特征在于，該器件進一步 包括節(jié)段間絕緣層，該絕緣層利用頂部溝道填充節(jié)段覆蓋被鳥喙形層圍繞的 底部溝道填充節(jié)段的頂表面，所述頂部溝道填充節(jié)段包括設置在所述節(jié)段間絕緣層的頂部的多晶硅。
8. 如權(quán)利要求2所述的溝道型半導體功率器件，其特征在于，所述的溝道柵 極進一步包括圍繞柵極溝道頂部側(cè)壁的頂部柵極絕緣層，其中，所述的頂部 柵極絕緣層和所述的節(jié)段間絕緣層的厚度之間的比值基本上在1.2到5之間。
9. 如權(quán)利要求1所述的溝道型半導體功率器件，其特征在于，所述的溝道型 半導體功率器件構(gòu)成N溝道MOSFET器件。
10. 如權(quán)利要求1所述的溝道型半導體功率器件，其特征在于，所述的溝道型 功率器件構(gòu)成p溝道MOSFET器件。
11. 如權(quán)利要求1所述的溝道型半導體功率器件，其特征在于，所述的底部溝 道填充節(jié)段構(gòu)成電連接至MOSFET器件的源區(qū)電極。
12. —種溝道型MOSFET器件，其特征在于，該器件包括被源區(qū)圍繞的溝道 柵極，所述的源區(qū)被包圍在漏區(qū)上方的體區(qū)內(nèi)，所述的漏區(qū)設置在襯底的底 部表面上，其中，所述溝道柵極進一步包括至少兩個相互絕緣的溝道填充節(jié)段，底部氧化 層圍繞底部溝道填充節(jié)段，該底部溝道填充節(jié)段在附接到在其頂表面上方延 伸的所述溝道側(cè)壁的底部絕緣層的頂部具有鳥喙形層；其中所述的底部絕緣 層的厚度范圍基本上為1000至3000埃之間；所述的節(jié)段間絕緣層覆蓋被鳥喙形層圍繞的底部溝道填充節(jié)段的頂表面；所述的溝道柵極具有被底部絕緣層圍繞的底部，該底部絕緣層的寬度稍 小于用頂部溝道填充節(jié)段填充的所述溝道柵極的頂部的寬度； 所述的底部溝道填充節(jié)段包括摻雜磷或硼的多晶硅；以及 所述的溝道柵極進一步包括圍繞柵極溝道頂部側(cè)壁的頂部柵極絕緣層， 其中，所述頂部柵極絕緣層和所述節(jié)段間絕緣層的厚度之間的比值基本上在 1 : 1.2到1 :5之間。
13. 如權(quán)利要求12所述的MOSFET器件，其特征在于，該器件還包括一個N 溝道MOSFET器件。
14. 如權(quán)利要求12所述的MOSFET器件，其特征在于，該器件還包括一個P 溝道MOSFET器件。
15. 如權(quán)利要求12所述的MOSFET器件，其特征在于，所述的底部溝道填充 節(jié)段構(gòu)成電連接至所述MOSFET器件的源區(qū)電極。
16. —種制造溝道型半導體功率器件的方法，其特征在于，該方法包括在半導 體襯底上打開溝道的步驟，所述方法還包括如下步驟首先打開所述溝道的頂部，然后在所述頂部的側(cè)壁上淀積氮化硅，接著 刻蝕所述溝道頂部的底部表面，然后進行硅刻蝕以打開所述溝道的底部，該 底部的寬度比所述溝道的所述頂部的寬度稍小。
17. 如權(quán)利要求16所述的方法，其特征在于，該方法還包括如下步驟沿所 述溝道的底部側(cè)壁生長厚氧化層，因此在所述溝道的頂部和底部之間的交界 點處形成鳥喙形層。
18. 如權(quán)利要求17所述的方法，其特征在于，所述的沿溝道的底部側(cè)壁生長 厚氧化層的步驟進一步包括生長厚度范圍基本上在1000至3000埃的厚氧 化層的步驟。
19. 如權(quán)利要求17所述的方法，其特征在于，所述的沿溝道的底部側(cè)壁生長 厚氧化層的步驟進一步包括應用硅的局部氧化工藝生長厚氧化層的步驟，該 厚氧化層具有從所述溝道的底部向頂部延伸的鳥喙形層。
20. 如權(quán)利要求17所述的方法，其特征在于，該方法進一步包括如下步驟 在所述溝道中淀積多晶硅，接著摻雜N型雜質(zhì)，然后對所述多晶硅進行反刻蝕以形成底部溝道填充節(jié)段。
21. 如權(quán)利要求17所述的方法，其特征在于，該方法進一步包括如下步驟 在所述溝道中淀積多晶硅，接著摻雜P型雜質(zhì)，然后對所述多晶硅進行反刻 蝕以形成底部溝道填充節(jié)段。
22. 如權(quán)利要求20所述的方法，其特征在于，該方法進一步包括如下步驟 生長柵極氧化層和節(jié)段間絕緣層硅和摻雜多晶硅之間的生長速率之比為1.2 到5。
23. 如權(quán)利要求21所述的方法，其特征在于，該方法進一步包括如下步驟 應用原位摻雜多晶硅然后進行多晶硅反刻蝕的第二多晶硅淀積形成頂部溝道 填充節(jié)段。
24. 如權(quán)利要求22所述的方法，其特征在于，該方法進一步包括如下步驟 通過體區(qū)注入和推進形成體區(qū)，并通過源區(qū)注入和源區(qū)擴散形成源區(qū)。
全文摘要
本發(fā)明涉及一種利用硅的局部氧化技術(shù)制造的雙柵極結(jié)構(gòu)，其是一種溝道型半導體功率器件，該器件包括被源區(qū)圍繞的溝道柵極，該源區(qū)被包圍在漏區(qū)上方的體區(qū)內(nèi)，該漏區(qū)設置在襯底的底部表面上。所述溝道柵極進一步包括至少兩個相互絕緣的溝道填充節(jié)段，底部絕緣層圍繞底部溝道填充節(jié)段，該底部溝道填充節(jié)段在附接到在底部溝道填充節(jié)段的頂表面上方延伸的溝道的側(cè)壁的底部絕緣層的頂部上具有鳥喙形層。
文檔編號H01L21/336GK101320753SQ200810108539
公開日2008年12月10日 申請日期2008年5月22日 優(yōu)先權(quán)日2007年5月29日
發(fā)明者戴嵩山, 胡永中 申請人:萬國半導體股份有限公司