專利名稱：局部形成硅化金屬層的方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)一局部形成硅化金屬層的方法，特別是有關(guān)一避免存儲(chǔ)間產(chǎn)生遺漏電流的局部形成硅化金屬層的方法。
背景技術(shù)：
為了降低電阻值以增進(jìn)集成電路效率，常會(huì)在電路與元件表面上沉積一硅化金屬層，比如鈦化硅。而不宜降低電阻值的區(qū)域則必須避免形成硅化金屬于其表面上，比如同一字符線上存儲(chǔ)間之間隔區(qū)域。傳統(tǒng)的形成方法如圖1所示首先，有一硅底材100，在其上至少有二個(gè)區(qū)域一為陣列(array)區(qū)域101，另一為周邊(periphery)區(qū)域102。在陣列區(qū)域101內(nèi)，有一介電層105，比如ONO層，在底材上。在所述介電層105之上有一存儲(chǔ)陣列的閘極110以及所述閘極的側(cè)壁130，其中同一字符線上的相鄰兩存儲(chǔ)間有一第一間隔區(qū)域106。而在周邊區(qū)域102內(nèi)，至少有數(shù)個(gè)晶體管的閘極120以及所述閘極的側(cè)壁140，而相鄰二晶體管120之間有一第二間隔區(qū)域107。經(jīng)過形成硅化金屬的步驟后，會(huì)在存儲(chǔ)的閘極110頂部表面、晶體管的閘極120頂部表面、以及硅底材100表面上形成硅化金屬150、160、170。
然而傳統(tǒng)方法中，在形成存儲(chǔ)110的側(cè)壁130的步驟時(shí)，往往會(huì)因?yàn)榭刂撇灰?，而造成過度蝕刻以至于裸露出位于第一間隔區(qū)域206內(nèi)部分的硅底材，如圖2A所示。以致于在進(jìn)行形成硅化金屬的步驟時(shí)，也形成一硅化金屬層240于第一間隔區(qū)域206內(nèi)的硅底材100的表面上，如圖2B所示。這樣將導(dǎo)致遺漏電流，而影響存儲(chǔ)的功效。

發(fā)明內(nèi)容
本發(fā)明的一目的是提供一種在集成電路上局部形成硅化金屬層方法，可避免同一字符線上存儲(chǔ)間形成硅化金屬而造成遺漏電流的現(xiàn)象。
根據(jù)以上目的，本發(fā)明的方法主要包括下列步驟；首先，提供一硅底材，此硅底材上可區(qū)分為一陣列(array)區(qū)域以及一周邊(periphery)區(qū)域，其中在所述陣列區(qū)域內(nèi)包括一ONO層于底材之上以及數(shù)個(gè)第一晶體管，比如存儲(chǔ)陣列，位于所述ONO層之上；此數(shù)個(gè)第一晶體管中相鄰兩個(gè)晶體管間有一第一間隔區(qū)域；而在所述周邊區(qū)域內(nèi)包括數(shù)個(gè)第二晶體管位于底材之上，且所述數(shù)個(gè)第二晶體管中相鄰兩個(gè)晶體管間有一第二間隔區(qū)域，且所述第二間隔區(qū)域大于所述第一間隔區(qū)域；然后，共形地沉積一層氮化硅層以覆蓋所述底材、所述陣列區(qū)域、數(shù)個(gè)第一晶體管、所述周邊區(qū)域、以及所述數(shù)個(gè)第二晶體管的表面；然后，進(jìn)行一蝕刻步驟以形成數(shù)個(gè)第一晶體管的側(cè)壁與數(shù)個(gè)第二晶體管的側(cè)壁；兩相鄰第一晶體管間的第一間隔區(qū)域也因此縮小成為一第三間隔區(qū)域，相同地，兩相鄰第二晶體管間的第二間隔區(qū)域也因此縮小成為一第四間隔區(qū)域；并且，第三間隔區(qū)域的寬度較第四間隔區(qū)域?yàn)樾?；之后，共形地沉積一層第一氧化硅層以覆蓋整個(gè)在陣列區(qū)域、與整個(gè)周邊區(qū)域；然后，進(jìn)行一離子植入步驟以形成此數(shù)個(gè)第一晶體管與數(shù)個(gè)第二晶體管的汲極與源極；然后，還可進(jìn)行一快速加熱步驟；之后，再沉積一第二氧化硅層于第一氧化硅層之上；然后，進(jìn)行一選擇性蝕刻以除去部分所述第一氧化硅層以及部份所述第二氧化硅層以裸露出所述數(shù)個(gè)第一晶體管的閘極表面與所述數(shù)個(gè)第二晶體管的閘極表面；但是，必須保留位于第三間隔區(qū)域內(nèi)的氧化硅層以避免裸露出位于所述區(qū)域內(nèi)的硅底材表面；沉積一光阻層以覆蓋整個(gè)陣列區(qū)域與周邊區(qū)域，然后除去位于周邊區(qū)域內(nèi)的光阻層；以所述剩余的光阻層為一幕罩，進(jìn)行另一蝕刻步驟以完全除去位于所述周邊區(qū)域內(nèi)的氧化硅層；之后，除去此剩余的光阻層；之后，沉積一金屬層以覆蓋所述硅底材、所述陣列區(qū)域、與所述周邊區(qū)域。進(jìn)行一加熱步驟以形成硅化金屬；最后，除去所述金屬層。
為更清楚理解本發(fā)明的目的、特點(diǎn)和優(yōu)點(diǎn)，下面將結(jié)合附圖對(duì)本發(fā)明的較佳實(shí)施例進(jìn)行詳細(xì)討論。較佳實(shí)施例乃是用以描述使用本發(fā)明的一特定范例，并非用以限定本發(fā)明的范圍。


圖1是采用傳統(tǒng)方法在一集成電路上局部形成硅化金屬層的截面示意圖；圖2A至圖2B是采用傳統(tǒng)方法產(chǎn)生過度蝕刻問題的于各階段的截面示意圖；圖3A至圖3L是采用發(fā)明的方法的一較佳實(shí)施例在一集成電路上局部形成硅化金屬層的于各階段的截面示意圖。
具體實(shí)施例方式
本發(fā)明提供一在集成電路上局部區(qū)域形成金屬硅化物的方法，其特點(diǎn)是包括下列步驟首先，如圖3A所示，提供一底材100，其上有兩個(gè)區(qū)域，一為陣列區(qū)域101，一為周邊區(qū)域102。在此陣列區(qū)域101上沉積有一氧化硅-氮化硅-氧化硅(ONO)層105，以及一存儲(chǔ)陣列于此ONO層105之上，存儲(chǔ)閘極110為同一字符線上相鄰兩存儲(chǔ)閘極，其間有一第一間隔區(qū)域306。周邊區(qū)域102上至少包括晶體管閘極120，相鄰兩晶體管閘極120之間有一第二間隔區(qū)域307。此間隔第二區(qū)域307的寬度較第一間隔區(qū)域306來得大。在本實(shí)施例中，存儲(chǔ)閘極110的寬度約0.38埃，而相鄰兩存儲(chǔ)閘極110間的第一間隔區(qū)域306的寬度約0.32埃；晶體管閘極120的寬度約0.24埃，相鄰兩晶體管閘極120間的第二間隔區(qū)域307的寬度約0.36埃。而存儲(chǔ)閘極110與晶體管閘極120的厚度均約0.25埃。
之后，共形地沉積一層氮化硅層310以覆蓋在陣列區(qū)域101、存儲(chǔ)閘極110、周邊區(qū)域102、與晶體管閘極120的表面上，如圖3B所示。然后，進(jìn)行一蝕刻步驟以形成存儲(chǔ)閘極110的側(cè)壁312與晶體管閘極120的側(cè)壁314，如圖3C所示。其中，側(cè)壁的寬度約為0.1埃。兩相鄰存儲(chǔ)間的第一間隔區(qū)域306也因此縮小成為一第三間隔區(qū)域316，相同地，兩相鄰晶體管間的第二間隔區(qū)域307也因此縮小成為一第四間隔區(qū)域317。并且，第三間隔區(qū)域316的寬度仍較第四間隔區(qū)域317為小。然后，再共形地沉積一層第一氧化硅層320以覆蓋在陣列區(qū)域101、存儲(chǔ)閘極110、側(cè)壁312、周邊區(qū)域102、與晶體管閘極120、側(cè)壁314的表面上，如圖3D所示。此第一氧化硅層厚度約200埃。然后，進(jìn)行一離子植入步驟以形成存儲(chǔ)與晶體管的汲極與源極(未圖示)。然后，還可進(jìn)行一快速加熱步驟(rapid thermalprocessing，RTP)。之后，再沉積一第二氧化硅層330于第一氧化硅層320之上，如圖3E所示。
必須注意由于第三間隔區(qū)域316的寬度較第四間隔區(qū)域317為小，故沉積在第三間隔區(qū)域316內(nèi)的氧化硅層厚度會(huì)大于沉積在其他處的氮化硅層厚度。而在第四間隔區(qū)域317內(nèi)的氧化硅層則由于其寬度較大而沒有上述明顯現(xiàn)象。此設(shè)計(jì)規(guī)則(design rule)為本發(fā)明不同于傳統(tǒng)方法之處。
之后，進(jìn)行一選擇性蝕刻以除去部份第一氧化硅層320與第二氧化硅層330，以裸露出存儲(chǔ)閘極110與晶體管閘極120的表面，而剩余的氧化硅層容易存留于轉(zhuǎn)角與間隔區(qū)域內(nèi)，如圖3F所示的氧化層341、氧化層342、與氧化層343。其中，蝕刻劑是選擇對(duì)氧化硅有較大的蝕刻速率，而對(duì)氮化硅較無影響者。必須一提的是此蝕刻步驟是控制以保留位于第三間隔區(qū)域316內(nèi)的氧化硅層342，而氧化層341與氧化層343并不是必要的。
然后，沉積一光阻層350以覆蓋整個(gè)陣列區(qū)域101與周邊區(qū)域102。再圖案轉(zhuǎn)移以除去位于周邊區(qū)域102上的光阻層，如圖3G所示。之后，再進(jìn)行一選擇性蝕刻以完全除去位于周邊區(qū)域102上的氧化硅層343，以暴露出位于第四間隔區(qū)域317內(nèi)的硅底材100的表面，如圖3H所示。然后，除去光阻層350，如圖3I所示。
然后，沉積一金屬層360，比如金屬鈦，以覆蓋整個(gè)集成電路上，如圖3J所示。再進(jìn)行一加熱步驟以使金屬與多晶硅反應(yīng)形成硅化金屬362、364、366，如圖3K所示。
最后，除去金屬層360，如圖3L所示，如此便完成此局部形成硅化金屬層的方法。
附帶一提，在陣列區(qū)域101上的ONO層105也可以是其他的介電層。而在硅底材100與晶體管閘極120間則還可以包括一層氧化硅層以作為閘極氧化層。
以上所述僅為本發(fā)明的較佳實(shí)施例而已，并非用以限定本發(fā)明的申請(qǐng)專利范圍；凡其它未脫離本發(fā)明所揭示的精神下所完成的等效改變或修飾，均應(yīng)包括在下述的申請(qǐng)專利范圍內(nèi)。
權(quán)利要求
1.一種局部形成硅化金屬層的方法，其特征在于，至少包括下列步驟提供一硅底材，在所述硅底材上至少可區(qū)分為一陣列區(qū)域以及一周邊區(qū)域；形成一第一介電層于所述陣列區(qū)域內(nèi)的所述硅底材上，以及數(shù)個(gè)第一晶體管于所述第一介電層之上，其中所述數(shù)個(gè)第一晶體管中相鄰兩閘極間有一第一間隔區(qū)域；形成數(shù)個(gè)第二晶體管于所述周邊區(qū)域內(nèi)的所述硅底材之上，其中所述數(shù)個(gè)第二晶體管中相鄰兩閘極間有一第二間隔區(qū)域，且所述第二間隔區(qū)域大于所述第一間隔區(qū)域；共形地沉積一氮化硅層以覆蓋所述硅底材、所述陣列區(qū)域、以及所述周邊區(qū)域；進(jìn)行一第一選擇性蝕刻步驟以除去部分所述氮化硅層以形成所述數(shù)個(gè)第一晶體管的數(shù)個(gè)第一側(cè)壁與所述數(shù)個(gè)第二晶體管的數(shù)個(gè)第二側(cè)壁，其中所述第一間隔區(qū)域的部份區(qū)域被所述數(shù)個(gè)第一側(cè)壁所覆蓋，而所述第二間隔區(qū)域的部份區(qū)域被所述數(shù)個(gè)第二側(cè)壁所覆蓋；沉積一第一氧化硅層以覆蓋所述陣列區(qū)域、所述周邊區(qū)域、所述數(shù)個(gè)第一晶體管、所述數(shù)個(gè)第二晶體管、所述數(shù)個(gè)第一側(cè)壁、與所述數(shù)個(gè)第二側(cè)壁；進(jìn)行一離子植入以形成所述數(shù)個(gè)第一晶體管的汲極與源極，以及形成所述數(shù)個(gè)第二晶體管的汲極與源極；沉積一第二氧化硅層于所述第一氧化硅層的表面上；進(jìn)行一第二選擇性蝕刻步驟以除去部份所述第一氧化硅層與部份所述第二氧化硅層，以裸露出所述數(shù)個(gè)第一晶體管的閘極表面與所述數(shù)個(gè)第二晶體管的閘極表面，但是不可裸露出在所述第一間隔區(qū)域內(nèi)的硅底材表面；沉積一光阻層以覆蓋整個(gè)所述陣列區(qū)域與整個(gè)所述周邊區(qū)域；除去位于周邊區(qū)域的所述光阻層；以所述光阻層為一幕罩，進(jìn)行一第三選擇性蝕刻步驟以完全除去位于所述周邊區(qū)域之上的所述第一氧化硅層與所述第二氧化硅層；除去所述光阻層；沉積一金屬層以覆蓋所述硅底材、整個(gè)所述陣列區(qū)域、與整個(gè)所述周邊區(qū)域；進(jìn)行一加熱步驟以形成硅化金屬；以及除去所述金屬層。
2.如權(quán)利要求1的方法，其特征在于，所述第一介電為一氧化物-氮化物-氧化物層。
3.如權(quán)利要求1的方法，其特征在于，還包括一閘極氧化層于所述數(shù)個(gè)第二晶體管閘極與所述底材之間。
4.如權(quán)利要求1的方法，其特征在于，所述第一選擇性蝕刻步驟中的蝕刻劑對(duì)氮化硅的蝕刻速率大于對(duì)氧化硅的蝕刻速率。
5.如權(quán)利要求1的方法，其特征在于，所述第二選擇性蝕刻步驟中的蝕刻劑對(duì)氧化硅的蝕刻速率大于對(duì)氮化硅的蝕刻速率。
6.如權(quán)利要求1的方法，其特征在于，所述第三選擇性蝕刻步驟中的蝕刻劑對(duì)氧化硅的蝕刻速率大于對(duì)氮化硅的蝕刻速率。
7.如權(quán)利要求1的方法，其特征在于，所述金屬層為金屬鈦層。
8.如權(quán)利要求1的方法，其特征在于，在所述進(jìn)行一離子植入的步驟之后還包括一快速加熱制程。
全文摘要
本發(fā)明提供一在集成電路上局部形成硅化金屬層的方法，所述方法主要是利用設(shè)計(jì)法適當(dāng)?shù)匕才旁g的距離。為在集成電路上形成硅化金屬但是要避免在同一字符線上相鄰存儲(chǔ)間形成硅化金屬，則可事先在相鄰兩個(gè)存儲(chǔ)間的間隔區(qū)域內(nèi)形成一介電層以作為幕罩層。如此則可在之后的選擇性蝕刻步驟中保護(hù)在上述間隔區(qū)域內(nèi)的硅底材避免裸露出來，從而可避免于此間隔區(qū)域內(nèi)形成硅化金屬。因此，所述方法可避免同一字符線上存儲(chǔ)間形成硅化金屬而造成遺漏電流現(xiàn)象。
文檔編號(hào)H01L21/02GK1404115SQ01132659
公開日2003年3月19日 申請(qǐng)日期2001年9月5日 優(yōu)先權(quán)日2001年9月5日
發(fā)明者陳盈佐, 賴二琨, 陳昕輝, 黃守偉, 黃宇萍 申請(qǐng)人:旺宏電子股份有限公司