一種抗單粒子效應(yīng)的靜態(tài)隨機(jī)存儲(chǔ)器單元的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于存儲(chǔ)器設(shè)計(jì)技術(shù)領(lǐng)域，涉及一種靜態(tài)隨機(jī)存儲(chǔ)器單元，特別是涉及一種抗單粒子效應(yīng)的靜態(tài)隨機(jī)存儲(chǔ)器單元。
【背景技術(shù)】
[0002]傳統(tǒng)的6T靜態(tài)隨機(jī)存儲(chǔ)器單元，如圖1所示，是由兩個(gè)上拉管、下拉管和存取管構(gòu)成；由于航天電子設(shè)備工作的環(huán)境惡劣，存儲(chǔ)器單元飽受各種高能粒子的輻射；然而，存儲(chǔ)器對(duì)高粒子輻射較為敏感。傳統(tǒng)的存儲(chǔ)器單元一般很難滿足抗輻射要求；所以設(shè)計(jì)者常常在傳統(tǒng)單元的基礎(chǔ)上加以改進(jìn)，以提高單元的抗輻射能力。
[0003]單粒子效應(yīng)和總劑量效應(yīng)是輻射效應(yīng)中的最常見(jiàn)也是最重要的兩種。
[0004]所謂單粒子效應(yīng)，如圖2所示，是指高能粒子入射到靈敏區(qū)(對(duì)于體硅器件來(lái)講，靈敏區(qū)是指其漏端的反偏PN結(jié)；而對(duì)于絕緣體上硅器件來(lái)講，是指器件關(guān)閉狀態(tài)時(shí)的體區(qū))時(shí)，粒子的能量被硅材料吸收，根據(jù)固體能帶理論，處在價(jià)帶的電子可以獲得能量躍遷到導(dǎo)帶，其對(duì)應(yīng)的空穴則在價(jià)帶內(nèi)向下躍遷到更高能量的位置，這樣電子和空穴都成了自由移動(dòng)的載流子；由于周圍電壓施加電場(chǎng)的存在，使得自由移動(dòng)的載流子做定向移動(dòng)，形成電流，不過(guò)載流子的壽命有限，所以最終形成的電流是瞬態(tài)電流；瞬態(tài)電流在單元內(nèi)的回路中造成電壓降，使得所存儲(chǔ)的數(shù)據(jù)發(fā)生變化，這種由于單個(gè)粒子造成存儲(chǔ)單元發(fā)生邏輯錯(cuò)誤的效應(yīng)叫做單粒子效應(yīng)。
[0005]單粒子加固的方法很多，大多數(shù)的思路就是延長(zhǎng)反饋回路的時(shí)間，降低單粒子造成的影響；如在回路中添加電阻或者添加電容，還有添加電阻和電容構(gòu)成的RC回路，下面以回路中添加電阻的示意圖來(lái)說(shuō)明，如圖2所示，假設(shè)Q存儲(chǔ)節(jié)點(diǎn)存儲(chǔ)高電平，此時(shí)第一上拉管(PU1)和第二下拉管(TO2)是導(dǎo)通的；第二下拉管(PU2)和第一下拉管(PD1)是截止的；當(dāng)發(fā)生高能粒子輻射時(shí)，Q點(diǎn)電位下降；一方面第一上拉管的柵極為低電平，所以VDD向Q充電，使得電位升高；另一方面Q點(diǎn)電位下降，第二上拉管慢慢導(dǎo)通，所以VDD向QB充電，QB電位升高；它又會(huì)耦合到第一下拉管的柵極，使得Q點(diǎn)電位進(jìn)一步降低；所以，前者使得Q點(diǎn)電位升高，恢復(fù)原來(lái)電位，這一恢復(fù)過(guò)程稱之為恢復(fù)時(shí)間；后者使得Q點(diǎn)電位降低，進(jìn)一步降低Q點(diǎn)電位，形成正反饋，這一反饋過(guò)程稱之為反饋時(shí)間；在反饋回路中添加電阻，也就是延長(zhǎng)了反饋時(shí)間，使得Q點(diǎn)電位下降變慢，努力維持高電平，使存儲(chǔ)節(jié)點(diǎn)保持原有數(shù)據(jù)不發(fā)生變化。
[0006]所謂總劑量效應(yīng)，是指高能粒子入射到絕緣層中，電離出電子和空穴，由于電場(chǎng)的存在，電子很容易漂移到VDD進(jìn)行復(fù)合，相對(duì)來(lái)講，空穴運(yùn)動(dòng)速度慢，會(huì)在絕緣層中積累并在M0S管內(nèi)部感應(yīng)出相應(yīng)的電子，引發(fā)管子的漏電，而這些漏電是不受M0S管柵極所控制，這對(duì)關(guān)閉的M0S管影響最為不利，它可能造成其無(wú)法正常關(guān)閉從而影響電路性能。在絕緣體上硅技術(shù)中，總劑量的加固方法很多，器件上常見(jiàn)的加固方法是將M0S管的體區(qū)引出來(lái)，接到固定電位上，從而降低總劑量效應(yīng)。
[0007]雖然在存儲(chǔ)單元中引入電阻或者電容等無(wú)源器件，可以提高抗單粒子效應(yīng)，但是電阻的阻值和電容的容值數(shù)量級(jí)較大，它必須采用額外的工藝來(lái)制造出電阻和電容；而且，就算制造出了這些無(wú)源器件，但是它的面積也是存儲(chǔ)單元無(wú)法忍受的，針對(duì)SRAM單元，它是致命的影響。
[0008]鑒于此，為了增強(qiáng)靜態(tài)隨機(jī)存儲(chǔ)器單元的抗單粒子能力，本發(fā)明擬提出了一種延長(zhǎng)反饋時(shí)間的方式，提高抗單粒子能力；另外，采用絕緣體上硅技術(shù)和體引出技術(shù)，也可以提高抗總劑量能力；這過(guò)程體現(xiàn)了本發(fā)明的一種構(gòu)思。

【發(fā)明內(nèi)容】

[0009]鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種抗單粒子效應(yīng)的靜態(tài)隨機(jī)存儲(chǔ)器單元，用于解決現(xiàn)有技術(shù)中的隨機(jī)靜態(tài)存儲(chǔ)器中引入電阻和電容后導(dǎo)致制作工藝復(fù)雜并且器件面積大的問(wèn)題。
[0010]為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種抗單粒子效應(yīng)的靜態(tài)隨機(jī)存儲(chǔ)器單元，所述存儲(chǔ)器單元至少包括:
[0011]第一交叉耦合型反相器，由第一上拉管和第二上拉管組成；
[0012]第二交叉耦合型反相器，由第一下拉管和第二下拉管組成；
[0013]傳輸管，由第一存取管、第二存取管、第三存取管及第四存取管組成。
[0014]優(yōu)選地，所述第一上拉管的柵極與所述第二上拉管的漏極相連，所述第一上拉管的漏極與所述第二上拉管的柵極相連，所述第一上拉管的源極和第二上拉管的源極均接高電平；
[0015]所述第一下拉管的柵極與第三存取管的源極、第四存取管的漏極相連，第一下拉管的漏極與所述第一上拉管的漏極相連，所述第二下拉管的柵極與所述第一存取管的源極、第二存取管的漏極相連，所述第二下拉管的漏極與所述第二上拉管的漏極相連，所述第一下拉管的源極和第二下拉管的源極均接低電平；
[0016]所述第一存取管的源極與第二存取管的漏極相連，所述第一存取管的漏極連接存儲(chǔ)單元的位線，所述第二存取管的源極與第一上拉管的漏極、第一下拉管的漏極相連構(gòu)成第一存儲(chǔ)節(jié)點(diǎn)，所述第一存取管的柵極和第二存取管的柵極均受字線控制；
[0017]所述第三存取管的源極與第四存取管的漏極相連，所述第三存取管的漏極連接存儲(chǔ)單元的反位線，所述第四存取管的源極與第二上拉管的漏極、第二下拉管的漏極相連構(gòu)成第二存儲(chǔ)節(jié)點(diǎn)，所述第三存取管的柵極和第四存取管的柵極均受字線控制。
[0018]優(yōu)選地，所述第一上拉管的柵極與所述第二上拉管的漏極相連，所述第一上拉管的漏極與所述第二上拉管的柵極相連，所述第一上拉管的源極和第二上拉管的源極均接高電平；
[0019]所述第一下拉管的柵極與所述第四存取管的漏極相連，所述第一下拉管的漏極與第一上拉管的漏極、第一存取管的源極以及第二存取管的源極相連構(gòu)成第一存儲(chǔ)節(jié)點(diǎn)，第二下拉管的柵極與所述第二存取管的漏極相連，所述第二下拉管的漏極與第二上拉管的漏極、第三存取管的源極以及第四存取管的源極相連構(gòu)成第二存儲(chǔ)節(jié)點(diǎn)，所述第一下拉管的源極和第二下拉管的源極均接低電平；
[0020]所述第一存取管的漏極連接存儲(chǔ)單元的位線，所述第一存取管的柵極和第二存取管的柵極均受字線控制；
[0021]所述第三存取管的漏極連接存儲(chǔ)單元的反位線，所述第三存取管的柵極和第四存取管的柵極均受字線控制。
[0022]優(yōu)選地，所述第一上拉管和第二上拉管均為PM0S管，兩個(gè)管子尺寸嚴(yán)格匹配，以增大單元穩(wěn)定性。
[0023]優(yōu)選地，所述第一下拉管和第二下拉管均為NM0S管，兩個(gè)管子尺寸嚴(yán)格匹配，以增大單元穩(wěn)定性。
[0024]優(yōu)選地，所述第一上拉管、第二上拉管、第一下拉管以及第二下拉管均采用體引出技術(shù)，將體區(qū)接到固定電位。
[0025]優(yōu)選地，所述第一上拉管和第二上拉管的體區(qū)接到高電平，所述第一下拉管和第二下拉管的體區(qū)接到低電平。
[0026]優(yōu)選地，所述第一存取管、第二存取管、第三存取管及第四存取管均為NM0S管。
[0027]優(yōu)選地，所述抗單粒子效應(yīng)的靜態(tài)隨機(jī)存儲(chǔ)器單元的制作襯底為絕緣體上硅襯底SOI。
[0028]還提供一種利用所述的靜態(tài)隨機(jī)存儲(chǔ)單元來(lái)提高抗單粒子效應(yīng)的用途。
[0029]如上所述，本發(fā)明的抗單粒子效應(yīng)的靜態(tài)隨機(jī)存儲(chǔ)器單元，所述存儲(chǔ)器單元至少包括第一交叉耦合型反相器，由第一上拉管和第二上拉管組成；第二交叉耦合型反相器，由第一下拉管和第二下拉管組成；傳輸管，由第一存取管、第二存取管、第三存取管及第四存取管組成。本發(fā)明可以有效延長(zhǎng)存儲(chǔ)單元翻轉(zhuǎn)所需要的反饋時(shí)間，在恢復(fù)時(shí)間不變的情況下可以提高存儲(chǔ)單元的抗單粒子翻轉(zhuǎn)能力；本發(fā)明的抗單粒子靜態(tài)隨機(jī)存儲(chǔ)器單元所采取的工藝與數(shù)字邏輯工藝完全兼容，具有寄生電容小、功耗低、天然的抗單粒子閂鎖能力這些優(yōu)點(diǎn)的同時(shí)，不會(huì)增大額外工藝成本。
【附圖說(shuō)明】
[0030]圖1為傳統(tǒng)SRAM6T單元的電路原理圖。
[0031]圖2為現(xiàn)有技術(shù)中添加電阻的抗單粒子效應(yīng)的SRAM6T單元的電路原理圖。
[0032]圖3為本發(fā)明實(shí)施例一中的抗單粒子效應(yīng)SRAM單元的電路原理圖。
[0033]圖4為本發(fā)明實(shí)施例二中的抗單粒子效應(yīng)SRAM單元的電路原理圖。
[0034]元件標(biāo)號(hào)說(shuō)明
[0035]10第一交叉耦合型反相器
[0036]20第二交叉耦合型反相器
【具體實(shí)施方式】
[0037]以下通過(guò)特定的具體實(shí)例說(shuō)明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說(shuō)明書(shū)所