專利名稱：靜態(tài)隨機存取存儲器單元以及其操作方法
技術領域：
本發(fā)明涉及一種半導體內(nèi)存裝置，尤其涉及一種靜態(tài)隨機存取存儲 器單元及其操作方法。
背景技術：
為了減少需要消耗的電力，將半導體集成電路內(nèi)存裝置做的更小一 直是持續(xù)努力的方向。半導體內(nèi)存裝置包含有靜態(tài)隨機存取存儲器，或
稱SRAM，以及動態(tài)隨機存取存儲器，或稱DRAM。 DRAM內(nèi)存單元僅 具有一個晶體管與一個電容器，所以它們提供了高度的集成性。但是 DRAM需要持續(xù)的更新，DRAM的電力消耗量與緩慢的速度使DRAM被 限制使用于計算機主存儲器。反言之，SRAM單元具有雙穩(wěn)態(tài)性，只要 提供適當?shù)碾娏?，SRAM可以持續(xù)維持本身的狀態(tài)。SRAM可以在高速 以及低電力消耗的狀態(tài)下運作，所以計算機高速緩存大量的使用SRAM。 其它應用包含有嵌入式內(nèi)存以及網(wǎng)絡設備內(nèi)存。
一個大家所熟知的SRAM單元傳統(tǒng)架構包含有六個MOS晶體管的 六晶體管單元(6T)。簡言之，6TSRAM單元包含有兩個跨接反向器形 成鎖存電路，即反向器的輸出連接于另一者的輸入。鎖存電路連接于電 源和地面之間。每一反向器包含有NMOS拉低晶體管以及PMOS拉升晶 體管。反向器的輸出為兩個儲存節(jié)點，當其中一個拉低，另外一個就拉 升?；パa的位線對經(jīng)由傳送柵晶體管對分別耦接于儲存節(jié)點對。傳送柵 晶體管的柵控端連接于字符線。當字符線電壓轉(zhuǎn)換至系統(tǒng)高電壓，或稱 Vcc，傳送柵晶體管會被開啟而允許位線對存取儲存節(jié)點。當字符線電壓 轉(zhuǎn)換至系統(tǒng)低電壓，或稱Vss，傳送柵晶體管會被關閉且位線和儲存節(jié)點 會被隔離，雖然還是可能會發(fā)生部分漏損。然而，只要維持Vcc高于臨 界值，儲存節(jié)點會持續(xù)維持其狀態(tài)。
為了降低SRAM中晶體管的數(shù)量，在部分傳統(tǒng)技術中，以多晶硅為
負載的4T單元架構廣泛地被使用。此架構系使用兩個高電阻的多晶硅晶 體管來取代先前提到的6T中的兩個拉升PMOS晶體管。等同于6T單元 中處于開啟狀態(tài)的PMOS晶體管，多晶硅電阻經(jīng)由限制電流的晶體管拉 升儲藏節(jié)點。但是，在4T架構下的低電壓儲存節(jié)點，電流會持續(xù)的流經(jīng) 開啟的NMOS晶體管以及多硅晶電阻，而造成高電力消耗以及低存取速 度。
因此， 一些改進SRAM的設計，像是降低電力消耗以及降低漏損等 等，是必須的。
發(fā)明內(nèi)容
有鑒于此，根據(jù)本發(fā)明的多種實施例，本發(fā)明提供一種改良式SRAM 裝置為四晶體管(4T) SRAM單元及其操作方法。
其中，本發(fā)明一方面提供一種靜態(tài)隨機存取存儲器(SRAM)單元， 上述靜態(tài)隨機存取存儲器單元包含有字符線用以接收致能信號；第一 與第二傳送柵晶體管，其柵控端耦接于上述字符線；第一與第二寄生晶 體管，上述第一寄生晶體管與上述第一傳送柵晶體管共享相同的源極端、 基體端與漏極端，以及上述第二寄生晶體管與上述第二傳送柵晶體管共 享相同的源極端、基體端與漏極端；第一與第二位線，上述第一位線耦 接于上述第一傳送柵晶體管的第一源極端或漏極端，以及上述第二位線 耦接于上述第二傳送柵晶體管的第一源極端或漏極端；以及第一與第二 拉升晶體管，其源極端耦接于系統(tǒng)高電壓(VCC);其中，上述第一拉升 晶體管的漏極端、上述第一傳送柵晶體管的第二源極端或漏極端、上述 第二拉升晶體管的柵控端，以及上述第二寄生晶體管的柵控端耦接在一 起；以及其中，上述第二拉升晶體管的漏極端、上述第二傳送柵晶體管 的第二源極端或漏極端、上述第一拉升晶體管的柵控端，以及上述第一 寄生晶體管的柵控端耦接在一起。
根據(jù)本發(fā)明具體實施例的靜態(tài)隨機存取存儲器單元，其中上述第一 與第二傳送柵晶體管形成于埋藏絕緣層上的硅層。
根據(jù)本發(fā)明具體實施例的靜態(tài)隨機存取存儲器單元，其中上述第一 拉升晶體管的柵控端與上述第一寄生晶體管的柵控端的耦接由介于上述
第一拉升晶體管的柵控端與上述埋藏絕緣層下的第一既定井區(qū)域之間的 一個或數(shù)個接觸形成，其中上述第一既定井區(qū)域是上述第一寄生晶體管
的柵控端；以及其中上述第二拉升晶體管的柵控端與上述第二寄生晶體 管的柵控端的耦接由介于上述第二拉升晶體管的柵控端與上述埋藏絕緣 層下的第二既定井區(qū)域之間的一個或數(shù)個接觸形成，其中上述第二既定 井區(qū)域是上述第二寄生晶體管的柵控端。
根據(jù)本發(fā)明具體實施例的靜態(tài)隨機存取存儲器單元，其中上述第一 與第二既定井區(qū)域是深N型井中的P型井。
根據(jù)本發(fā)明具體實施例的靜態(tài)隨機存取存儲器單元，其中上述第一 與第二既定井區(qū)域是N基底中的P型井。
根據(jù)本發(fā)明具體實施例的靜態(tài)隨機存取存儲器單元，其中更包含有 第三與第四寄生晶體管，上述第三寄生晶體管與上述第一拉升晶體管共 享相同的源極端、基體端與漏極端，以及上述第四寄生晶體管與上述第 二拉升晶體管共享相同的源極端、基體端與漏極端，且上述第三寄生晶 體管的柵控端與上第一拉升晶體管耦接在一起，以及上述第四寄生晶體 管的柵控端與上述第二拉升晶體管耦接在一起。
根據(jù)本發(fā)明具體實施例的靜態(tài)隨機存取存儲器單元，其中上述第一 與第二拉升晶體管是形成于埋藏絕緣層上的硅層。
根據(jù)本發(fā)明具體實施例的靜態(tài)隨機存取存儲器單元，其中上述第一 拉升晶體管的柵控端與上述第三寄生晶體管的柵控端的耦接是以介于上 述第一拉升晶體管的柵控端與上述埋藏絕緣層下的第三既定井區(qū)域之間 的一個或數(shù)個接觸形成，其中上述第三既定井區(qū)域是上述第三寄生晶體 管的柵控端；以及其中上述第二拉升晶體管的柵控端與上述第四寄生晶 體管的柵控端的耦接是以介于上述第二拉升晶體管的柵控端與上述埋藏 絕緣層下的第四既定井區(qū)域之間的一個或數(shù)個接觸形成，其中上述第四 既定井區(qū)域是上述第四寄生晶體管的柵控端；
根據(jù)本發(fā)明具體實施例的的靜態(tài)隨機存取存儲器單元，其中上述第 三與第四既定井區(qū)域是深P型井中的N型井。
根據(jù)本發(fā)明具體實施例的的靜態(tài)隨機存取存儲器單元，其中上述第 三與第四既定井區(qū)域是P基底中的N型井。
本發(fā)明的另一方面提供一種靜態(tài)隨機讀取內(nèi)存的操作方法，上述靜 態(tài)隨機讀取內(nèi)存具有字符線與位線對，包含有在非存取周期時維持上 述位線對電壓與上述字符線電壓至系統(tǒng)低電壓；在讀取與寫入周期時拉 升字符線電壓至系統(tǒng)高電壓；在讀取周期時移除上述位線維持的電壓； 以及在寫入周期時，拉升既定位線對之一至上述系統(tǒng)高電壓，并拉低另 一位線至上述系統(tǒng)低電壓。
本發(fā)明提供了多種優(yōu)于傳統(tǒng)技術的益處，而且包括較小的裝置區(qū)域。 此廣為接受的絕緣層上硅工藝技術可被使用于發(fā)展SRAM裝置。
圖1為傳統(tǒng)六晶體管(6T) SRAM單元的示意圖。 圖2為本發(fā)明實施例的4T SRAM單元的示意圖。 圖3為本發(fā)明實施例的NMOS傳送柵晶體管的剖面圖。 圖4為本發(fā)明實施例的P型井接觸區(qū)的剖面圖。 圖5為與圖2單元等同的4T SRAM單元的示意圖。 圖6為本發(fā)明實施例的圖2與圖5中的4T SRAM單元讀取、非存取 或鎖定以及寫入動作的信號波形示意圖。
圖7為本發(fā)明另一實施例的4T SRAM單元的等同電路的示意圖。
其中附圖標記說明如下
字符線 140
PMOS拉升晶體管 110
PMOS拉升晶體管 120
NMOS傳送柵晶體管 130
NMOS傳送柵晶體管 135
位線 150
位線 155
電容 215
電容 22具體實施例方式
為讓本發(fā)明的上述和其它目的、特征、和優(yōu)點能更明顯易懂，下文 特舉出較佳實施例，并參照附圖，作詳細說明如下-
圖1為傳統(tǒng)六晶體管(6T) SRAM單元100的示意圖。PMOS拉升 晶體管110與MNOS拉低晶體管115連接成為第一反向器，并連接于系 統(tǒng)的高電壓(Vcc)以及系統(tǒng)低電壓(Vss)之間。另一PMOS晶體管120 與NMOS晶體管125連接成為第二反向器，如同第一反向器一般。而上 述反向器互相跨接連接著。首先，上述第一反向器的輸出耦接于上述第 二反向器的輸入，然后第一反向器的輸入耦接于上述第二反向器的輸出。 這樣形成了雙穩(wěn)態(tài)的鎖存以當作內(nèi)存元素。節(jié)點C與D為兩儲存節(jié)點。
參考圖1，當節(jié)點C被設定為高電壓，PMOS拉升晶體管120是關閉 的同時NMOS拉低晶體管125是開啟的。接著，節(jié)點D被拉低至Vss。 隨著節(jié)點D至低電壓，NMOS拉低晶體管115關閉，而PMOS拉升晶體 管110開啟，將節(jié)點C的電壓拉升到更高至Vcc。本發(fā)明是正向回饋電 路以及最終鎖存會到達穩(wěn)定的狀態(tài)，此穩(wěn)定狀態(tài)是節(jié)點C電壓為Vcc而 節(jié)點D電壓為Vss。因為節(jié)點C和D的電路是鏡射的，所以當節(jié)點C電 壓為Vss與節(jié)點D電壓為Vcc也是穩(wěn)定的狀態(tài)。只要Vcc和Vss維持以 及節(jié)點C和D與外在電路隔離，此雙穩(wěn)態(tài)可以持續(xù)的維持。
兩NMOS晶體管130與135分別當作儲存節(jié)點C與D的傳送柵。兩 者NMOS傳送柵晶體管130與135的柵控端連接于字符線140，上述字 符線140分別經(jīng)由切換電壓至Vcc與Vss來開啟或關閉NMOS傳送柵晶 體管130與135。當NMOS傳送柵晶體管130與135被開啟，儲存節(jié)點 C與D的電壓可以被讀入至位線對150與155，或是位線對150與155 具有互補的電壓值可以寫入至儲存節(jié)點，即位線150電壓改寫至節(jié)點C 的電壓，以及位線155的電壓改寫至節(jié)點D的電壓。在非存取操作中， 位線150與155皆維持在Vcc。
圖2為本發(fā)明實施例的4T SRAM單元的示意圖。本SRAM僅具有 四個晶體管，PMOS拉升晶體管110與120，以及NMOS傳送柵晶體管 130與135，所以降低了單元大小。電容215與225是寄生電容，從硅晶 圓的剖面圖會比較容易理解寄生電容的構成，如圖3所示。
圖3為圖2中相同的NMOS傳送柵晶體管130與135的剖面圖300。
NMOS晶體管130使用方式如下述參考圖2與圖3， NMOS傳送柵晶 體管130形成于薄硅表層310，上述薄硅表層是以埋藏氧化層(BOX) 330與下方硅基底320隔離。然而就水平方向而言，上述NMOS晶體管 130的主動區(qū)域340是以淺溝式隔離槽(STI) 350與其它的主動區(qū)域隔 離，上述淺溝式隔離槽借由蝕刻淺溝道于表層310與330并且以氧化物 填滿溝道形成。區(qū)域360為NMOS傳送柵晶體管130的源極端或漏極端。 區(qū)域364是NMOS晶體管130的基體區(qū)域。區(qū)域366與368分別為NMOS 晶體管130的柵氧化物與多硅晶柵。根據(jù)本發(fā)明，在主動區(qū)域340的底 下，有P型井370，形成于深N型井380中。當接觸區(qū)形成至P型井370， 上述寄生電容215就此形成，并以BOX330作為介電材料，而NMOS 130 的源極或漏極360與基體364區(qū)域作為電極，以及上述P型井370作為 另一電極。為了與漏極節(jié)點作區(qū)別，此處的源極端可被定義為NMOS晶 體管中耦接于最低電壓的一端或是PMOS晶體管中耦接于的最高電壓的
圖4為本發(fā)明實施例中接觸區(qū)410形成至P型井370的剖面圖400。 參考圖3與圖4，蝕刻一個洞穿過薄硅表層310與BOX330，接著將傳導 金屬，例如鎢插塞，放置到上述的洞中，以形成多硅晶柵368與P型井 370的接觸區(qū)410。參考圖2與圖4，如果剖面圖400描述寄生電容225 的一部分，因為電容215與225是相同的，則接觸區(qū)410為節(jié)點C。
更仔細的觀察圖3中的裝置架構，事實上，寄生電容215或是225 (圖2)等同于圖5的寄生NMOS晶體管515或525，P型井370是柵極， BOX 330是氧化柵，以及區(qū)域360與364分別是源極/漏極端與基體端。 NMOS晶體管130與寄生NMOS晶體管515共享相同的源極區(qū)、漏極區(qū) 與基體區(qū)，而NMOS晶體管135與寄生NMOS晶體管525亦相同。然而， 由于來自于P型井370的高電阻，寄生NMOS晶體管515與NMOS晶體 管525是弱晶體管。
SRAM單元500，如圖5所示，等同于圖2所示的SRAM單元200。 SRAM單元500近似傳統(tǒng)的6TSRAM單元100如圖1所示。參考圖1與 圖5， PMOS拉升晶體管110與120和NMOS傳送柵晶體管130與135 保持相同，圖1的NMOS拉低晶體管115與125對應于圖5的NMOS寄
生晶體管515與525。除了在圖1中NMOS拉低晶體管115或125耦接 于Vss，而NMOS寄生晶體管515或525耦接于對應的位線150或155 的源極端，其余的連接都是相同的。根據(jù)本發(fā)明的實施例，在非存取操 作時，位線150與155維持在Vss以允許SRAM 500如傳統(tǒng)6T SRAM單
元運作。
圖6為說明圖2與圖5中的4T SRAM單元讀取、非存取或鎖定以及 寫入動作的信號波形示意圖。時間自t0至tl是讀取周期610、自tl至t2 是非存取周期620以及自t2至t3是寫入周期630。參考圖2、圖5與圖6， 在非存取周期620期間，字符線140維持在Vss，所以NMOS傳送柵晶 體管130與135是關閉的。位線150與155兩者皆相等于Vss。此處的"相 等"指上述兩者位線有效地耦接以擁有相同的電壓Vss。因為NMOS寄 生晶體管515的源極端或漏極端耦接于位線150， NMOS寄生晶體管525 的源極端或漏極端耦接于位線155，所以NMOS寄生晶體管515與525 的源極端或漏極端接地至Vss。在此結構中，SRAM單元500和圖1中的 6TSRAM單元IOO有相同的電路拓撲。PMOS拉升晶體管100與NMOS 寄生晶體管515形成第一反向器，以及PMOS拉升晶體管120與NMOS 寄生晶體管525形成鏡射的第二反向器。第一與第二反向器連接在一起 以形成鎖存，加上節(jié)點C與D如兩個互補儲存節(jié)點儲存兩個穩(wěn)定狀態(tài)。 如果節(jié)點C為Vcc，則節(jié)點D為Vss，以及同時代表了邏輯'T 。當節(jié) 點C為Vss且節(jié)點D為Vcc，則儲存為邏輯'0'。
參考圖2、圖5與圖6，在讀取周期610，字符線140上升至Vcc以 開啟NMOS傳送柵晶體管130與135，并且使SRAM單元500開始活動。 假設在讀取動作之前，節(jié)點C與節(jié)點D的電壓分別為Vcc與Vss。在文 字線140升高后，先前維持位線對150與155至Vss的電壓被移除，而 導致節(jié)點C將位線150的電壓拉往Vcc。位線150的電壓上升640如圖6 所示，然而最大上升640的高度不成常數(shù)比。同時，如位線155耦接于 節(jié)點D，節(jié)點D維持在電壓Vss，經(jīng)由NMOS傳送柵晶體管135，位線 155電壓維持在Vss。位線150與155之間的電壓差異會由讀出放大器(圖 未顯示)刪除，因此儲存在SRAM單元500的邏輯值1或0可以被讀出。
如前述，SRAM在讀取周期時，上述字符線電壓的拉升與上述位線
維持電壓的移除是同步的。由于內(nèi)存數(shù)組中有許多單元與字符線相關， 以及許多單元與位線相關，為了預防讀取錯誤的單元，在讀取操作期間 的同步化更包括將字符線通常較早幵啟以移除位線維持的電壓。
參考圖2、圖5與圖6，在寫入周期630，字符線140亦上升至開啟 NMOS傳送柵晶體管130與135以使SRAM單元500致能。位線150與 155的電壓經(jīng)由寫入驅(qū)動器(圖未顯示)被拉升/拉低至互補電壓，Vcc 或是Vss。假設位線150被拉低至Vss而位線155被拉升至Vcc，如先前 的假設，節(jié)點C與節(jié)點D的電壓分別為Vcc與Vss，在寫入周期630之 前的非存取周期620期間，位線150將會強迫節(jié)點C切換至Vss，因此 寫入驅(qū)動器必須比SRAM單元500的鎖存更強大。節(jié)點C的電壓下降650 如圖6所示。同時，位線155強迫節(jié)點D上升至Vcc。電壓上升655亦 如圖6所示。于是，產(chǎn)生一個新的狀態(tài)節(jié)點C的電壓與Vss相等且節(jié) 點D的電壓與Vcc相等，此新的狀態(tài)將被寫入至SRAM單元500。
如前述，SRAM在寫入周期時，上述字符線電壓的拉升與上述位線 電壓的拉低同步的。由于內(nèi)存數(shù)組中有許多單元與字符線相關，以及許 多單元與位線相關，為了預防寫入至錯誤的單元，在寫入操作期間的同
步化還包括將字符線較早開啟以拉升/拉低位線。
圖7為本發(fā)明另一實施例4T SRAM單元700的示意圖。參考圖3、 圖4、圖5與圖7， PMOS拉升晶體管110與120皆形成于薄硅表層310， 上述薄硅表層以埋藏氧化層(BOX) 330與下方硅基底320隔離。此處N 型井使用于深P型井或P基底內(nèi)。PMOS拉升晶體管110的柵極與NMOS 寄生晶體管515 (對應于P型井370)的柵極的連接處延伸至N型井，上 述N型井當作PMOS寄生晶體管710的柵極。相似地，PMOS寄生晶體 管720 (N型井)的柵極連接于PMOS拉升晶體管120的柵極與NMOS 寄生晶體管525 (對應于P型井370)的柵極。PMOS寄生晶體管710與 720分別平行連接至PMOS拉升晶體管110與120，且僅加強他們的對應 PMOS拉升晶體管。這使得SRAM單元700的功能和SRAM單元500的 功能完全相同。
本發(fā)明提供了多種優(yōu)于傳統(tǒng)技術的益處，包括一較小的裝置區(qū)域。 此廣為接受的絕緣層上硅工藝技術可被使用于發(fā)展SRAM裝置。
本發(fā)明雖以較佳實施例揭露如上，然其并非用以限定本發(fā)明的范圍， 任何本領域的技術人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可做些許 的更動與潤飾，因此本發(fā)明的保護范圍當視后附的申請專利范圍所界定 者為準。
權利要求
1.一種靜態(tài)隨機存取存儲器(SRAM)單元，上述靜態(tài)隨機存取存儲器單元包含有字符線用以接收致能信號；第一與第二傳送柵晶體管，其柵控端耦接于上述字符線；第一與第二寄生晶體管，上述第一寄生晶體管與上述第一傳送柵晶體管共享相同的源極端、基體端與漏極端，以及上述第二寄生晶體管與上述第二傳送柵晶體管共享相同的源極端、基體端與漏極端；第一與第二位線，上述第一位線耦接于上述第一傳送柵晶體管的第一源極端或漏極端，以及上述第二位線耦接于上述第二傳送柵晶體管的第一源極端或漏極端；以及第一與第二拉升晶體管，其源極端耦接于系統(tǒng)高電壓(Vcc)；其中，上述第一拉升晶體管的漏極端、上述第一傳送柵晶體管的第二源極端或漏極端、上述第二拉升晶體管的柵控端，以及上述第二寄生晶體管的柵控端耦接在一起；以及其中，上述第二拉升晶體管的漏極端、上述第二傳送柵晶體管的第二源極端或漏極端、上述第一拉升晶體管的柵控端，以及上述第一寄生晶體管的柵控端耦接在一起。
2. 如權利要求1的靜態(tài)隨機存取存儲器單元，其特征在于，上 述第一與第二傳送柵晶體管形成于埋藏絕緣層上的硅層。
3. 如權利要求2的靜態(tài)隨機存取存儲器單元，其特征在于，上 述第一拉升晶體管的柵控端與上述第一寄生晶體管的柵控端的耦 接由介于上述第一拉升晶體管的柵控端與上述埋藏絕緣層下的第 一既定井區(qū)域之間的一個或數(shù)個接觸形成，其中上述第一既定井區(qū) 域是上述第一寄生晶體管的柵控端；以及其中上述第二拉升晶體管的柵控端與上述第二寄生晶體管的柵控端 的耦接由介于上述第二拉升晶體管的柵控端與上述埋藏絕緣層下的第二 既定井區(qū)域之間的一個或數(shù)個接觸形成，其中上述第二既定井區(qū)域是上述第二寄生晶體管的柵控端。
4. 如權利要求3的靜態(tài)隨機存取存儲器單元，其特征在于，上 述第一與第二既定井區(qū)域是深N型井中的P型井。
5. 如權利要求3的靜態(tài)隨機存取存儲器單元，其特征在于，上 述第一與第二既定井區(qū)域是N基底中的P型井。
6. 如權利要求1的靜態(tài)隨機存取存儲器單元，其特征在于，還 包含有第三與第四寄生晶體管，上述第三寄生晶體管與上述第一拉 升晶體管共享相同的源極端、基體端與漏極端，以及上述第四寄生晶體管與上述第二拉升晶體管共享相同的源極端、基體端與漏極 端，且上述第三寄生晶體管的柵控端與上第一拉升晶體管耦接在一 起，以及上述第四寄生晶體管的柵控端與上述第二拉升晶體管耦接 在一起。
7. 如權利要求6的靜態(tài)隨機存取存儲器單元，其特征在于，上 述第一與第二拉升晶體管是形成于埋藏絕緣層上的硅層。
8. 如權利要求7的靜態(tài)隨機存取存儲器單元，其特征在于，上 述第一拉升晶體管的柵控端與上述第三寄生晶體管的柵控端的耦 接是以介于上述第一拉升晶體管的柵控端與上述埋藏絕緣層下的 第三既定井區(qū)域之間的一個或數(shù)個接觸形成，其中上述第三既定井 區(qū)域是上述第三寄生晶體管的柵控端；以及其中上述第二拉升晶體管的柵控端與上述第四寄生晶體管的柵控端 的耦接是以介于上述第二拉升晶體管的柵控端與上述埋藏絕緣層下的第 四既定井區(qū)域之間的一個或數(shù)個接觸形成，其中上述第四既定井區(qū)域是 上述第四寄生晶體管的柵控端.。
9. 權利要求8的靜態(tài)隨機存取存儲器單元，其特征在于，上述 第三與第四既定井區(qū)域是深P型井中的N型井。
10. 如權利要求8的靜態(tài)隨機存取存儲器單元，其特征在于，上 述第三與第四既定井區(qū)域是P基底中的N型井。
11. 一種靜態(tài)隨機讀取內(nèi)存的操作方法，上述靜態(tài)隨機讀取內(nèi)存具有字符線與位線對，包含有-在非存取周期時維持上述位線對電壓與上述字符線電壓至系統(tǒng)低電壓；在讀取與寫入周期時拉升字符線電壓至系統(tǒng)高電壓；在讀取周期時移除上述位線維持的電壓；以及在寫入周期時，拉升既定位線對之一至上述系統(tǒng)高電壓，并拉低另 一位線至上述系統(tǒng)低電壓。
全文摘要
本發(fā)明揭示一種改良式靜態(tài)隨機存取存儲器(SRAM)單元及其操作方法。SRAM單元包括四個原始的晶體管，例如一對傳送柵晶體管與一對拉升晶體管。SRAM單元亦包括借由埋藏絕緣層下方的P型井的接觸以形成一對寄生晶體管，而使P型井為柵控端；因此，上述埋藏絕緣層如同寄生晶體管的柵極絕緣體。本發(fā)明提供了多種優(yōu)于傳統(tǒng)技術的益處，包括較小的裝置區(qū)域。此廣為接受的絕緣層上硅工藝技術可被使用于發(fā)展SRAM裝置。
文檔編號H01L27/12GK101114518SQ20061017277
公開日2008年1月30日 申請日期2006年12月26日 優(yōu)先權日2006年7月26日
發(fā)明者李政宏 申請人:臺灣積體電路制造股份有限公司