一種防止錯(cuò)鎖的延時(shí)鎖相環(huán)及方法
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及延時(shí)鎖相環(huán)(Delay Locked Loop，DLL)技術(shù)領(lǐng)域，尤其涉及一種防止錯(cuò)鎖的延時(shí)鎖相環(huán)及方法。
【背景技術(shù)】
[0002]延時(shí)鎖相環(huán)(Delay—1ckedLoop，簡稱DLL)技術(shù)是在PLL技術(shù)上改進(jìn)得到的，被廣泛應(yīng)用于時(shí)序領(lǐng)域中。它繼承了PLL電路的鎖相技術(shù)，但去掉了PLL電路內(nèi)的振蕩器部分，取而代之的是一根延遲量可控制的延遲線。與PLL相比，DLL沒有抖動(dòng)累加，更小的鎖定時(shí)間，環(huán)路濾波器易集成等優(yōu)點(diǎn)。
[0003 ] DLL采用輸入脈沖和輸出脈沖相位比較的方法，通過延時(shí)單元構(gòu)成的延時(shí)鏈，得到特定、精確的延時(shí)。在高精度應(yīng)用中，特定參考時(shí)鐘的條件下，通過增加延鏈長度來提高延時(shí)的精度。但是，在基本的CMOS工藝中，傳統(tǒng)延時(shí)單元的最小延時(shí)大于150ps，因此無法達(dá)到高精度系統(tǒng)的要求。
[0004]在現(xiàn)有技術(shù)中，采用完全相同的兩個(gè)延時(shí)鏈路徑，通過鎖定兩個(gè)路徑的延時(shí)差，同時(shí)增加延時(shí)鏈的長度，可以得到小于10ps的精確延時(shí)。但在實(shí)際設(shè)計(jì)中，由于延時(shí)鏈過長，延時(shí)鏈路初始化時(shí)，在電源上電到平穩(wěn)的過程中延時(shí)單元輸出脈沖幅度是一個(gè)逐漸增加的過程。該過程隨著延時(shí)鏈路中延時(shí)單元的數(shù)量增加而延長，需要的穩(wěn)定時(shí)間為微秒(us)量級(jí)。對(duì)于基本的CMOS工藝，當(dāng)邏輯電平達(dá)0.7V時(shí)延時(shí)單元即可工作。在鏈路初始化時(shí)，由于電源上電造成的抖動(dòng)，延時(shí)單元輸出信號(hào)的邏輯電平從O逐漸增大是一個(gè)隨機(jī)的過程。在這個(gè)過程中延時(shí)單元輸出信號(hào)相位與系統(tǒng)基準(zhǔn)時(shí)鐘相位關(guān)系是隨機(jī)的。當(dāng)延時(shí)單元輸出信號(hào)幅度大于0.7V時(shí)，環(huán)路鑒相器(Phase Detect，PD)會(huì)馬上開始工作，在延時(shí)鏈中邏輯電平穩(wěn)定前無法正確判斷延時(shí)單元輸出信號(hào)與基準(zhǔn)時(shí)鐘的相位關(guān)系，造成錯(cuò)鎖現(xiàn)象，將嚴(yán)重影響系統(tǒng)精度。此外，在實(shí)際應(yīng)用中，為了提高延時(shí)鎖相環(huán)的精度，通常需要增加延時(shí)單元，由此延長了鏈路穩(wěn)定所需時(shí)間，錯(cuò)鎖現(xiàn)象的影響更加突出。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于提供一種防止錯(cuò)鎖的延時(shí)鎖相環(huán)及方法以解決現(xiàn)有技術(shù)中由于延時(shí)鏈路過長，導(dǎo)致延時(shí)鏈路初始化階段工作脈沖的穩(wěn)定過程被延長而引起錯(cuò)鎖現(xiàn)象的問題。
[0006]本發(fā)明為了解決上述技術(shù)問題，采用的技術(shù)方案是:一種防止錯(cuò)鎖的延時(shí)鎖相環(huán)，所述延時(shí)鎖相環(huán)包括:
[0007]上鏈路延時(shí)鏈，用于產(chǎn)生上鏈路延時(shí)信號(hào)；
[0008]下鏈路延時(shí)鏈，用于產(chǎn)生下鏈路延時(shí)信號(hào)；
[0009]錯(cuò)鎖控制模塊，連接于所述上鏈路延時(shí)鏈和所述下鏈路延時(shí)鏈，用于根據(jù)所述上鏈路延時(shí)信號(hào)和所述下鏈路延時(shí)信號(hào)，產(chǎn)生使能信號(hào)；
[0010]鑒相器，連接于所述上鏈路延時(shí)鏈、所述下鏈路延時(shí)鏈和所述錯(cuò)鎖控制模塊，用于根據(jù)所述使能信號(hào)，對(duì)所述上鏈路延時(shí)信號(hào)和所述下鏈路延時(shí)信號(hào)進(jìn)行比較，并輸出所述上鏈路延時(shí)信號(hào)和所述下鏈路延時(shí)信號(hào)之間的相位差；以及
[0011]控制器，連接于所述鑒相器和所述下鏈路延時(shí)鏈，根據(jù)所述相位差調(diào)整所述下鏈路延時(shí)鏈的延時(shí)。
[0012]優(yōu)選地，所述錯(cuò)鎖控制模塊對(duì)所述下鏈路延時(shí)信號(hào)計(jì)時(shí)，根據(jù)計(jì)時(shí)結(jié)果控制所述上鏈路延時(shí)信號(hào)產(chǎn)生所述使能信號(hào)。
[0013]優(yōu)選地，所述錯(cuò)鎖控制模塊包括:
[0014]計(jì)數(shù)單元，用于對(duì)所述下鏈路延時(shí)信號(hào)計(jì)時(shí)，并產(chǎn)生所述計(jì)時(shí)結(jié)果；
[0015]第一觸發(fā)單元，連接于所述計(jì)數(shù)單元，用于根據(jù)所述計(jì)時(shí)結(jié)果產(chǎn)生控制脈沖；以及
[0016]第二觸發(fā)單元，連接于所述第一觸發(fā)單元，用于根據(jù)所述控制脈沖，控制所述上鏈路延時(shí)信號(hào)產(chǎn)生所述使能信號(hào)。
[0017]優(yōu)選地，所述錯(cuò)鎖控制模塊還包括連接于所述第一觸發(fā)單元和所述第二觸發(fā)單元之間的與門，所述下鏈路延時(shí)信號(hào)接入所述計(jì)數(shù)單元的時(shí)鐘端，所述計(jì)數(shù)單元的輸出端接入所述第一觸發(fā)單元的信號(hào)輸入端，所述第一觸發(fā)單元的輸出端接入所述與門的輸入端，所述與門的輸出端接入所述第二觸發(fā)單元的復(fù)位信號(hào)端，所述上鏈路延時(shí)信號(hào)接入所述第二觸發(fā)單元的信號(hào)輸入端。
[0018]優(yōu)選地，所述控制器包括電荷栗和連接于所述電荷栗的低通濾波器，所述電荷栗和所述低通濾波器將所述相位差轉(zhuǎn)換為所述下鏈路延時(shí)鏈的控制電壓以調(diào)整所述下鏈路延時(shí)鏈的延時(shí)。
[0019]相應(yīng)地，本發(fā)明還提供一種防止錯(cuò)鎖的延時(shí)鎖相方法，包括以下步驟:
[0020]步驟SI:通過上鏈路延時(shí)鏈和下鏈路延時(shí)鏈分別產(chǎn)生上鏈路延時(shí)信號(hào)和下鏈路延時(shí)信號(hào)；
[0021]步驟S2:根據(jù)所述上鏈路延時(shí)信號(hào)和所述下鏈路延時(shí)信號(hào)，由錯(cuò)鎖控制模塊產(chǎn)生控制鑒相器的使能信號(hào)；
[0022]步驟S3:根據(jù)所述使能信號(hào)，由所述鑒相器對(duì)所述上鏈路延時(shí)信號(hào)和所述下鏈路延時(shí)信號(hào)進(jìn)行比較，并輸出所述上鏈路延時(shí)信號(hào)和所述下鏈路延時(shí)信號(hào)之間的相位差；以及
[0023]步驟S4:根據(jù)所述相位差，由控制器調(diào)整所述下鏈路延時(shí)鏈的延時(shí)。
[0024]優(yōu)選地，所述步驟S2包括:
[0025]步驟S21:所述錯(cuò)鎖控制模塊對(duì)所述下鏈路延時(shí)信號(hào)計(jì)時(shí)，并產(chǎn)生所述計(jì)時(shí)結(jié)果；
[0026]步驟S22:根據(jù)所述計(jì)時(shí)結(jié)果產(chǎn)生控制脈沖；以及
[0027]步驟S23:根據(jù)所述控制脈沖，控制所述上鏈路延時(shí)信號(hào)產(chǎn)生所述使能信號(hào)。
[0028]優(yōu)選地，所述步驟S3包括:所述控制器將所述相位差轉(zhuǎn)換為所述下鏈路延時(shí)鏈的控制電壓以調(diào)整所述下鏈路延時(shí)鏈的延時(shí)。
[0029]實(shí)施本發(fā)明實(shí)施例，具有如下有益效果:本發(fā)明提供的防止錯(cuò)鎖的延時(shí)鎖相環(huán)及方法，通過錯(cuò)鎖控制模塊只對(duì)來自下鏈路延時(shí)鏈的下鏈路延時(shí)信號(hào)進(jìn)行計(jì)時(shí)，在下鏈路延時(shí)信號(hào)穩(wěn)定后，再根據(jù)來自上鏈路延時(shí)鏈的上鏈路延時(shí)信號(hào)產(chǎn)生控制鑒相器的使能信號(hào)，使鑒相器比較上鏈路延時(shí)信號(hào)和下鏈路延時(shí)信號(hào)的相位差，進(jìn)而再由控制器根據(jù)相位差去調(diào)整下鏈路延時(shí)鏈的延時(shí)。通過本發(fā)明可以有效判斷延時(shí)鏈路信號(hào)的穩(wěn)定狀態(tài)，避免了傳統(tǒng)延時(shí)鏈路在上電過程中上鏈路延時(shí)信號(hào)和下鏈路延時(shí)信號(hào)相位模糊對(duì)于鑒相器的影響，有效消除錯(cuò)鎖現(xiàn)象。
【附圖說明】
[0030]為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0031]圖1為本發(fā)明一實(shí)施例提供的防止錯(cuò)鎖的延時(shí)鎖相環(huán)的原理圖。
[0032]圖2為本發(fā)明另一實(shí)施例提供的防止錯(cuò)鎖的延時(shí)鎖相環(huán)的原理圖。
[0033]圖3為本發(fā)明一實(shí)施例提供的防止錯(cuò)鎖的延時(shí)鎖相環(huán)的電路圖。
[0034]圖4為本發(fā)明一實(shí)施例提供的防止錯(cuò)鎖的延時(shí)鎖相環(huán)的錯(cuò)鎖控制模塊的電路圖。
[0035]圖5為本發(fā)明一實(shí)施例提供的防止錯(cuò)鎖的延時(shí)鎖相方法的流程圖。
【具體實(shí)施方式】
[0036]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0037]圖1為本發(fā)明一實(shí)施例提供的防止錯(cuò)鎖的延時(shí)鎖相環(huán)的原理圖。如圖1所示，防止錯(cuò)鎖的延時(shí)鎖相環(huán)包括:
[0038]上鏈路延時(shí)鏈110，用于產(chǎn)生上鏈路延時(shí)信號(hào)；
[0039]下鏈路延時(shí)鏈120，用于產(chǎn)生下鏈路延時(shí)信號(hào)；
[0040]錯(cuò)鎖控制模塊130，連接于所述上鏈路延時(shí)鏈110和所述下鏈路延時(shí)鏈120，用于根據(jù)所述上鏈路延時(shí)信號(hào)和所述下鏈路延時(shí)信號(hào)，產(chǎn)生使能信號(hào)；
[0041]鑒相器140，連接于所述上鏈路延時(shí)鏈110、所述下鏈路延時(shí)鏈120和所述錯(cuò)鎖控制模塊130，用于根據(jù)所述使能信號(hào)，對(duì)所述上鏈路延時(shí)信號(hào)和所述下鏈路延時(shí)信號(hào)進(jìn)行比較，并輸出所述上鏈路延時(shí)信號(hào)和所述下鏈路延時(shí)信號(hào)之間的相位差；以及
[0042]控制器150，連接于所述鑒相器140和所述下鏈路延時(shí)鏈120，根據(jù)所述相位差調(diào)整所述下鏈路延時(shí)鏈120的延時(shí)。
[0043]進(jìn)一步地，在本實(shí)施例中，所述錯(cuò)鎖控制模塊對(duì)所述下鏈路延時(shí)信號(hào)計(jì)時(shí)，根據(jù)計(jì)時(shí)結(jié)果控制所述上鏈路延時(shí)信號(hào)產(chǎn)生所述使能信號(hào)。
[0044]在本發(fā)明實(shí)施例中，通過錯(cuò)鎖控制模塊只對(duì)來自下鏈路延時(shí)鏈的下鏈路延時(shí)信號(hào)進(jìn)行計(jì)時(shí)，在下鏈路延時(shí)信號(hào)穩(wěn)定后，再根據(jù)來自上鏈路延時(shí)鏈的上鏈路延時(shí)信號(hào)產(chǎn)生控制鑒相器的使能信號(hào)，使鑒相器比較上鏈路延時(shí)信號(hào)和下鏈路延時(shí)信號(hào)的相位差，進(jìn)而再由控制器根據(jù)相位差去調(diào)整下鏈路延時(shí)鏈的延時(shí)