提高逐次逼近模數(shù)轉(zhuǎn)換器線性度的電容交換與平均方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明設(shè)及微電子學(xué)與固體電子學(xué)領(lǐng)域，特別是逐次逼近模數(shù)轉(zhuǎn)換器。
【背景技術(shù)】
[0002] ADC將真實世界的模擬信號轉(zhuǎn)換成數(shù)字信號，ADC的性能對設(shè)備的穩(wěn)定性、可靠 性和持久性都有極大的影響。近年來，數(shù)字信號處理技術(shù)的飛速發(fā)展導(dǎo)致對高速、高精度、 低功耗的模數(shù)轉(zhuǎn)換器（ADC)的需求量與日俱增。ADC-般分為全并行模數(shù)轉(zhuǎn)換器（Flash ADC)、流水線模數(shù)轉(zhuǎn)換器（PipelineADC)、過采樣模數(shù)轉(zhuǎn)換器（XAADC)W及逐次逼近模 數(shù)轉(zhuǎn)換器（SARADC)。品質(zhì)因數(shù)（FOM)表示ADC每步轉(zhuǎn)換需要的能量，是衡量ADC設(shè)計水平 的重要指標(biāo)。
[0003] 由于功耗正比于電源電壓的平方（V孤2)，減小功耗最有效的方法就是降低電 源電壓，所W低電壓低功耗的設(shè)計對于降低FOM值，具有十分重要的意義。目前，由于逐 次逼近模數(shù)轉(zhuǎn)換器基本由數(shù)字電路構(gòu)成，所W逐次逼近模數(shù)轉(zhuǎn)換器的電源電壓能低至 0. 35V[Yoshioka,K.andShikata,A.andSekimoto,R.andKuroda,T.andIshikuro,比，"An 8bit0. 35-0. 8V0. 5-30MS/s2bit/stepSARADCwithWideRange!"!!'631101(1 ConfiguringComparator"，EuropeanSolid-StateCircuitsConference(ESSCIRC), pp. 381-384, 2012.]，而帶有運放結(jié)構(gòu)的流水線和過采樣模數(shù)轉(zhuǎn)換器由于受運放輸出擺幅 限制，無法在如此低的電源電壓下正常工作，所W，研究高性能逐次逼近模數(shù)轉(zhuǎn)換器具有重 大意義。
[0004] 逐次逼近模數(shù)轉(zhuǎn)換器有多種不同的類型，需根據(jù)系統(tǒng)需求來選擇不同的結(jié)構(gòu)。逐 次逼近模數(shù)轉(zhuǎn)換器主要分為二進(jìn)制電容型、=電平二進(jìn)制電容型和分段電容型=種。二進(jìn) 制電容型是最簡單的類型。 陽〇化]圖1是一個8位差分二進(jìn)制電容型逐次逼近模數(shù)轉(zhuǎn)換器，由個單位電容組成。 二進(jìn)制電容型逐次逼近模數(shù)轉(zhuǎn)換器基于"嘗試錯誤法"，它最大的優(yōu)點是每個電容都接固定 電平，所W線性度好，缺點是所需單位電容的個數(shù)隨著精度呈指數(shù)增長，而且最小電容與最 大電容之間匹配難，一般用于精度小于10位的模數(shù)轉(zhuǎn)換器中。
[0006] 圖2是一個8位差分=電平二進(jìn)制電容型逐次逼近模數(shù)轉(zhuǎn)換器。相比二進(jìn)制電容 型單元（圖1)結(jié)構(gòu)，S電平二進(jìn)制電容型單元結(jié)構(gòu)由于加入了共模電平VCM，使得8位S 電平二進(jìn)制電容型逐次逼近模數(shù)轉(zhuǎn)換器僅由個單位電容組成，比傳統(tǒng)二進(jìn)制電容型（圖 1)節(jié)省了 50%的電容，相應(yīng)地，面積也減小一半，代價是每個電容都需要增加連接共模電 平VCM的開關(guān)。S電平二進(jìn)制電容型結(jié)構(gòu)具有二進(jìn)制電容型結(jié)構(gòu)的優(yōu)點，即每個電容都接 固定電平，線性度好，但所需要的單位電容的個數(shù)也隨精度呈指數(shù)增長，一般用于精度小于 11位的模數(shù)轉(zhuǎn)換器中。
[0007] N位二進(jìn)制電容陣列的單位電容個數(shù)隨精度N呈指數(shù)增加，導(dǎo)致二進(jìn)制電容陣列 所占面積較大，而且限制了電容陣列的轉(zhuǎn)換速度，而分段電容型結(jié)構(gòu)的電容陣列，通過插入 禪合電容的方式來減小電容陣列面積并提高轉(zhuǎn)換速度。如圖3所示，一個14位的逐次逼近 模數(shù)轉(zhuǎn)換器，若采用分段電容型，僅需256個單位電容就可W完成逐次逼近的過程。而傳統(tǒng) 的二進(jìn)制型則需要2"個單位電容，S電平二進(jìn)制電容型則需要2 "個單位電容。分段電容 型結(jié)構(gòu)的優(yōu)點是電容小、面積小、功耗低，常用于較高精度的逐次逼近模數(shù)轉(zhuǎn)換器中。
[000引總體來說，由于受目前工藝條件限制，電容只能滿足10位的匹配精度，不容易實 現(xiàn)高精度，因此高精度逐次逼近模數(shù)轉(zhuǎn)換器主要依賴于LMS算法對電容進(jìn)行失配校正，而 傳統(tǒng)基于LMS算法的校正方案在給定的誤差建模的條件下，精度高且校準(zhǔn)效果好，但若初 始值選取不當(dāng)，會導(dǎo)致算法復(fù)雜度增加，甚至導(dǎo)致算法不收斂等問題，不易于片上實現(xiàn)。

【發(fā)明內(nèi)容】

[0009] 本發(fā)明針對現(xiàn)有技術(shù)的不足之處改進(jìn)設(shè)計一種步驟簡單、容易在片上實現(xiàn)的能夠 提高分段電容型逐次逼近模數(shù)轉(zhuǎn)換器線性度的電容交換與平均方法。
[0010] 本發(fā)明的技術(shù)方案包括： W11] 步驟1 :針對a位分段電容型逐次逼近模數(shù)轉(zhuǎn)換器，將左段電容陣列DAC作為高 位，右段電容陣列DAC作為低位，兩組電容陣列同時對輸入電壓采樣之后進(jìn)入位循環(huán)模式， 左段電容陣列DAC產(chǎn)生高a/2位的轉(zhuǎn)換結(jié)果，右段電容陣列產(chǎn)生低a/2位的轉(zhuǎn)換結(jié)果，將 上述高、低位轉(zhuǎn)換結(jié)果進(jìn)行組合得到第一組輸出碼字；再將該輸出碼字低b位清零，其中0 <b《a,其余位保持不變，再一次進(jìn)行低b位的位循環(huán)，得到第二組輸出碼字；將兩組碼字 求平均即為第一次轉(zhuǎn)換最終數(shù)字輸出碼字；
[0012] 步驟2 :將右段電容陣列DAC作為高位，左段電容陣列DAC作為低位，兩組電容陣 列同時對輸入電壓采樣之后進(jìn)入位循環(huán)模式，右段電容陣列DAC產(chǎn)生高a/2位的轉(zhuǎn)換結(jié)果， 左段電容陣列產(chǎn)生低a/2位的轉(zhuǎn)換結(jié)果，得到第一組輸出碼字；接下來，將該輸出碼字低b 位清零，其中0 <b《a,其余位保持不變，再一次進(jìn)行低b位的位循環(huán)，得到第二組輸出碼 字；將兩組碼字求平均即為第二次轉(zhuǎn)換最終數(shù)字輸出碼字；
[0013] 進(jìn)一步的，在ADC輸出碼字過程中，第S次轉(zhuǎn)換的方式與第一次相同，第四次轉(zhuǎn)換 的方式與第二次相同，依次循環(huán)。
[0014] 本發(fā)明提出一種能提高分段電容型逐次逼近模數(shù)轉(zhuǎn)換器線性度的電容交換與平 均方法，其特點在于：不需要引入任何校正算法，不需要拆分電容，只需要在兩次轉(zhuǎn)換之間 互換高位電容DAC和低位電容DAC，并且將剩余位的位循環(huán)進(jìn)行兩次，兩次轉(zhuǎn)換結(jié)果求平均 為最后輸出碼字。本發(fā)明提出的電容交換與平均方法可避免電容失配在同一碼字的誤差進(jìn) 行累加，因此，與傳統(tǒng)依賴校正算法來提高線性度的校正方法相比，具有結(jié)構(gòu)更簡單、占用 忍片面積更小、更容易在片上實現(xiàn)的效果。
【附圖說明】
[0015] 圖1為8位二進(jìn)制電容型逐次逼近模數(shù)轉(zhuǎn)換器。
[0016] 圖2為8位S電平二進(jìn)制電容型逐次逼近模數(shù)轉(zhuǎn)換器。
[0017] 圖3為14位分段電容型逐次逼近模數(shù)轉(zhuǎn)換器。
[0018] 圖4為本發(fā)明提出的14位分段電容型逐次逼近模數(shù)轉(zhuǎn)換器。
[0019] 圖5為本發(fā)明提出的14位分段電容型逐次逼近模數(shù)轉(zhuǎn)換器IMVI化蒙特卡洛仿 真結(jié)果。
[0020] 圖6為傳統(tǒng)14位分段電容型逐次逼近模數(shù)轉(zhuǎn)換器面L/I化蒙特卡洛仿真結(jié)果。
[0021] 圖7為本發(fā)明提出的14位分段電容型逐次逼近模數(shù)