具有延遲偏差檢測和校準功能的數(shù)模轉(zhuǎn)換器的制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明設(shè)及電子電路技術(shù)領(lǐng)域，尤其設(shè)及一種具有延遲偏差檢測和校準功能的數(shù) 模轉(zhuǎn)換器。
【背景技術(shù)】
[0002] 數(shù)模轉(zhuǎn)換器值A(chǔ)C)是將數(shù)字信號轉(zhuǎn)換成模擬信號的電路。在通信系統(tǒng)應用中，采 用高速、高性能DAC忍片不僅使得系統(tǒng)結(jié)構(gòu)大大簡化，同時提高了系統(tǒng)設(shè)計的靈活性和可 移植性。正是運個原因，在許多領(lǐng)域，高速、高性能DAC忍片正逐步取代傳統(tǒng)模擬電路，成為 系統(tǒng)解決方案中新的研究熱點。運些應用領(lǐng)域包括寬帶無線通信、有線電纜寬帶數(shù)據(jù)服務、 光纖通信等。在上述應用領(lǐng)域中，高速DAC忍片的性能，尤其是動態(tài)性能，是決定系統(tǒng)性能 的關(guān)鍵因素。
[000引DAC的動態(tài)性能（dynamicperformance)衡量的是忍片輸出信號的頻譜質(zhì)量，主 要指標包括無雜散動態(tài)范圍（SFDR)、S階交調(diào)（IM3)、信號與噪聲失真比（SNDR)等。
[0004] 近年來，隨著微電子工藝的發(fā)展W及電路設(shè)計技術(shù)的進步，采樣率達到 GSps(Sample-per-second)的高速電流艙型（hi曲speedcurrentsteering)DAC忍片受到 越來越多關(guān)注。
[0005] 對于高速電流艙型DAC忍片而言，通常其動態(tài)性能受到W下幾個方面因素 的影響，包括：電流源失配（mismatch-0f-current-sources)、與數(shù)據(jù)相關(guān)的輸出阻 抗變化（data-dependent-〇u1:put-resistance-va;riation)、與數(shù)據(jù)相關(guān)的延遲偏差 (data-dependent-delay-variation)等。上述影響因素中，第一個因素（電流源失配）和 第二個因素（與數(shù)據(jù)相關(guān)的輸出阻抗變化），已經(jīng)有成熟的解決方案。對于第=個因素，目 前尚無較好的解決方案。延遲偏差是指，由于版圖或者晶體管開關(guān)速度不一致，所造成的 DAC的各個電流開關(guān)單元到達輸出接點的延遲不同的現(xiàn)象。
[0006] 對于數(shù)據(jù)相關(guān)的延遲偏差，目前主要有W下幾種解決思路：
[0007] 1、在DAC輸出信號路徑和時鐘路徑中采用樹形結(jié)構(gòu)，使得時鐘到達最后一級D觸 發(fā)器的時刻一致，W及各個電流開關(guān)到輸出接點的延遲一致。運種方法的缺點在于顯著增 加了版圖的復雜度，寄生電容增大，可能限制時鐘頻率的提高，并引起DAC的高頻性能的降 低；另外，運種方法也不能消除最后一級D觸發(fā)器W及電流開關(guān)中，由于晶體管闊值電壓失 配所引起延遲偏差；
[0008] 2、采用數(shù)字隨機歸零技術(shù)，運種技術(shù)消除了各種非理想效應與DAC輸入數(shù)據(jù)的相 關(guān)性，從而提高SFDR。運種方法的主要缺點在于，輸出信號只能為歸零碼，限制了應用領(lǐng)域； 其次，運種方法本質(zhì)是將諧波失真轉(zhuǎn)換成噪聲，信噪比并不會改善。

【發(fā)明內(nèi)容】

[0009] (一）要解決的技術(shù)問題
[0010] 鑒于上述技術(shù)問題，本發(fā)明提供了一種具有延遲偏差檢測和校準功能的數(shù)模轉(zhuǎn)換 器。
[0011] (二）技術(shù)方案
[0012] 本發(fā)明具有延遲偏差檢測和校準功能的數(shù)模轉(zhuǎn)換器包括：開關(guān)矩陣4、通路模塊、 延遲偏差檢測電路7和狀態(tài)機8。其中：開關(guān)矩陣4包括：N+1個輸入端口和N+1個輸出端 口，其在選通信號的控制下，將其中之一的輸入端口與其中之一的輸出端口連通，N> 1。通 路模塊，包括N條數(shù)據(jù)通路和1條冗余通路，數(shù)據(jù)通路和冗余通路的結(jié)構(gòu)相同，均包括一延 遲控制單元，且對于每一條通路而言，且其輸入端連接至開關(guān)矩陣中的一輸出端口，其兩個 輸出端分別連接至延遲偏差檢測電路的輸入端和數(shù)模轉(zhuǎn)換器的輸出端。延遲偏差檢測電路 7前端的待比較信號入口連接至N+1條通路共同的校準信號輸出端，參考信號入口輸入第 二參考信號，用于獲得待比較信號與參考信號之間的延遲偏差。狀態(tài)機8后端連接至延遲 偏差檢測電路，其前端連接至開關(guān)矩陣和通路模塊，用于：輸出選通信號至開關(guān)矩陣和通路 模塊；并利用延遲偏差檢測電路輸出的延遲差，生成延時控制信號，并將該延時控制信號發(fā) 送至待校準通路中的延遲控制單元，通過多次迭代反饋，最終使該待校準通路的輸出信號 與第二參考信號在時間軸上對準。
[001引 （S)有益效果
[0014] 從上述技術(shù)方案可W看出，本發(fā)明具有延遲偏差檢測和校準功能的數(shù)模轉(zhuǎn)換器具 有W下有益效果：
[0015] (1)增加了一路結(jié)構(gòu)與正常數(shù)據(jù)通路相同的冗余通路，在對待校準通路進行校準 時，由冗余通路對待校準通路進行的信號進行處理，從而不需要中斷數(shù)模轉(zhuǎn)換器的正常工 作，極大方便了數(shù)模轉(zhuǎn)換器通路的校準；
[0016] (2)由溫度漂移或工作環(huán)境變化所造成的延遲偏差變化，也能及時被校準，從而使 DAC長期穩(wěn)定的保持高性能工作；
[0017] (3)由互連線的長度不一致造成的延遲偏差也能被檢測和校準，因此在版圖設(shè)計 時，可W按照最短路徑互聯(lián)的原則，從而減小寄生電容，有助于提高時鐘頻率，實現(xiàn)更高的 DAC采樣率；
[0018] (4)采用反饋調(diào)節(jié)的方式，延遲偏差檢測電路只需要獲得延遲偏大或偏小的信息， 對于延遲偏差檢測電路的線性度要求較低，易于電路實現(xiàn)。
【附圖說明】
[0019] 圖1為根據(jù)本發(fā)明實施例具有延遲偏差檢測和校準功能的數(shù)模轉(zhuǎn)換器的結(jié)構(gòu)示 意圖；
[0020] 圖2為圖1所示數(shù)模轉(zhuǎn)換器中電流開關(guān)單元的結(jié)構(gòu)示意圖；
[0021] 圖3為圖1所示數(shù)模轉(zhuǎn)換器中延遲偏差檢測電路的結(jié)構(gòu)示意圖。
[0022] 【符號說明】
[0023] 1-電流開關(guān)單元； 2-數(shù)控延時線；
[0024] 3-重采樣D觸發(fā)器； 4-開關(guān)矩陣；
[00巧]5-第一緩沖放大器； 6-第二緩沖放大器；
[0026]7-延遲偏差檢測電路 8-狀態(tài)機；
[0027] 9-時間差放大器； 10-時間數(shù)據(jù)轉(zhuǎn)換器。
【具體實施方式】
[0028] 本發(fā)明采用反饋調(diào)節(jié)的方式，增加了一路冗余通路，從而實現(xiàn)了數(shù)模轉(zhuǎn)換器的延 遲偏差檢測和校準。
[0029] 為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚明白，W下結(jié)合具體實施例，并參照 附圖，對本發(fā)明進一步詳細說明。
[0030] 在本發(fā)明的一個示例性實施例中，提供了一種具有延遲偏差檢測和校準功能的數(shù) 模轉(zhuǎn)換器。請參照圖1，本實施例具有延遲偏差檢測和校準功能的數(shù)模轉(zhuǎn)換器包括：
[0031] 開關(guān)矩陣（MUXArray) 4,包括：N+1個輸入端口、N+1個輸出端口，其在選通信號的 控制下，可將其中之一的輸入端口與其中之一的輸出端口連通，1;
[0032] 通路模塊，包括N條數(shù)據(jù)通路和1條冗余通路，數(shù)據(jù)通路和冗余通路的結(jié)構(gòu)相同， 均包括一延遲控制單元，對于每一條通路而言，其輸入端連接至開關(guān)矩陣中的一輸出端口， 其兩個輸出端連接至延遲偏差檢測電路的輸出端和數(shù)模轉(zhuǎn)換器的輸出端；
[0033] 延遲偏差檢測電路7,其前端的待比較信號入口連接至N+1條通路共同的校準信 號輸出端（CalP/talN)，參考信號入口輸入第二參考信號REFz,用于獲得待比較信號與第二 參考信號REFz之間的延遲偏差；
[0034] 狀態(tài)機8,其后端連接至延遲偏差檢測電路，其前端連接至開關(guān)矩陣和N+1條通 路，用于：
[003引 （1)輸出選通信號CaKN-I:0,REF〉至開關(guān)矩陣和N+1條通路，其中，
[0036] 在開關(guān)矩陣中，將待校準通路對應的信號輸入冗余通路，將參考信號輸入待校準 通路，
[0037] 在N+1條通路的輸出端，冗余通路輸出的信號作為待校準數(shù)據(jù)通路