多層半導(dǎo)體器件的寄生電感減小電路板布局設(shè)計(jì)的制作方法
【專(zhuān)利說(shuō)明】多層半導(dǎo)體器件的寄生電感減小電路板布局設(shè)計(jì)
[0001] 發(fā)明背景 1.發(fā)明領(lǐng)域
[0002] 本發(fā)明通常涉及功率轉(zhuǎn)換器和電路，例如印刷電路板，且尤其涉及用于提高功率 轉(zhuǎn)換器性能的電路板布局。
[0003] 2.相關(guān)技術(shù)的概述
[0004] 功率場(chǎng)效應(yīng)晶體管（FET)技術(shù)例如硅金屬氧化物半導(dǎo)體FET的提高和基于氮化 嫁的晶體管的引入允許開(kāi)關(guān)電源通過(guò)減小開(kāi)關(guān)相關(guān)電荷和封裝寄生電感來(lái)實(shí)現(xiàn)更快的開(kāi) 關(guān)速度。在較高的開(kāi)關(guān)速度和較低的封裝寄生電感的情況下，因?yàn)椴考腜CB布局對(duì)寄生 電感的總水平有重大影響，轉(zhuǎn)換器部件的印刷電路板（PCB)布局變成轉(zhuǎn)換器性能的限制因 素，所以因此需要改進(jìn)PCB布局來(lái)最小化多層PCB布局設(shè)計(jì)中的高頻回路電感并提高轉(zhuǎn)換 器性能。
[0005] 由PCB布局控制的高頻功率回路電感是功率轉(zhuǎn)換器效率損失的主要貢獻(xiàn)者。因 此，器件和輸入電容器的布局對(duì)高頻性能是關(guān)鍵的。為了驗(yàn)證回路電感和效率損失之間 的關(guān)系，需要比較具有相似的公共源極電感和不同的回路電感的不同布局。圖1是繪出在 IMHz下對(duì)于eGaN? FET設(shè)計(jì)的高頻功率回路電感對(duì)功率轉(zhuǎn)換器效率的影響的曲線。具體 地，如圖1所示，高頻回路電感從大約〇. 4nH到大約2. 9nH的增加導(dǎo)致效率降低超過(guò)4%。
[0006] 與具有較慢開(kāi)關(guān)速度的器件比較，由較低品質(zhì)因數(shù)器件提供的較快開(kāi)關(guān)速度的另 一影響是電壓過(guò)沖的增加。高頻回路電感的降低導(dǎo)致較低的電壓過(guò)沖、輸入電壓容量增加 和電磁干擾減小。圖2A和圖2B分別描繪具有I. 6nH和0. 4nH的高頻回路電感設(shè)計(jì)的同步 整流器的漏極與源極間電壓波形。如圖2A和圖2B所示，高頻回路電感從1.6nH(圖2A)降 低到0. 4nH (圖2B)導(dǎo)致電壓過(guò)沖降低了 75 %。
[0007] 照慣例，兩個(gè)PCB布局用于最小化如下面關(guān)于圖3A-3B和4A-4C描述的高頻回路 電感。在圖3A和3B中所示的第一常規(guī)布局設(shè)計(jì)中，輸入電容器和器件布置在PCB板的頂 層上。這個(gè)設(shè)計(jì)的高頻功率回路布置在PCB板的頂層上，并被考慮為橫向功率回路，因?yàn)樵?單個(gè)層上回路的走向平行于板平面。在這個(gè)設(shè)計(jì)中，通過(guò)使用位于頂部開(kāi)關(guān)和同步整流器 之間的通孔穿過(guò)內(nèi)部層來(lái)產(chǎn)生電感器連接。驅(qū)動(dòng)器定位成極接近eGaN?FET以最小化和 穩(wěn)定公共源極電感。
[0008] 圖3A和3B描繪導(dǎo)致橫向高頻功率回路302的eGaNCR) FET設(shè)計(jì)的零件放置。在 這個(gè)設(shè)計(jì)中，電容器303和eGaN? FET 306、307位于PCB 310的頂層305上。功率回路 電流302流經(jīng)電容器303和eGaN? FET 306、307。通過(guò)使用在頂部開(kāi)關(guān)306和同步整 流器307之間延伸的通孔311穿過(guò)內(nèi)部層來(lái)產(chǎn)生電感器連接。驅(qū)動(dòng)器308定位成極接近 eGaN? FET 306、307以最小化和穩(wěn)定公共源極電感。
[0009] 然而最小化回路的物理尺寸對(duì)減小寄生電感很重要，內(nèi)部層的設(shè)計(jì)也是關(guān)鍵的。 對(duì)于圖3B所示的橫向功率回路設(shè)計(jì)，第一內(nèi)部層用作"防護(hù)層"309。防護(hù)層309具有保護(hù) 電路免受由高頻功率回路302產(chǎn)生的磁場(chǎng)影響的關(guān)鍵作用。為了執(zhí)行這個(gè)防護(hù)功能，高頻 功率回路302產(chǎn)生磁場(chǎng)，其在防護(hù)層309內(nèi)感應(yīng)出與功率回路電流方向相反的電流。在防 護(hù)層309中感應(yīng)出的電流產(chǎn)生與功率回路的磁場(chǎng)極性相反的磁場(chǎng)。在防護(hù)層309和功率回 路302內(nèi)產(chǎn)生的磁場(chǎng)彼此抵消，轉(zhuǎn)換成寄生電感的減小。
[0010] 橫向功率回路設(shè)計(jì)具有優(yōu)點(diǎn)和缺點(diǎn)。例如，因?yàn)楣β驶芈肺挥陧攲?05上，高頻回 路電感的水平應(yīng)顯示對(duì)板厚度的小依賴(lài)性。橫向功率回路設(shè)計(jì)的對(duì)板厚度的依賴(lài)性小，從 而允許更厚的板設(shè)計(jì)。另一方面，在這個(gè)設(shè)計(jì)中的回路電感的水平可能非常依賴(lài)于從功率 回路到防護(hù)層的距離。對(duì)距離的這個(gè)依賴(lài)性限制頂層305的厚度。
[0011] 在圖4A-4C中示出的第二常規(guī)布局設(shè)計(jì)中，輸入電容器和器件布置在PCB板的相 對(duì)側(cè)上，電容器通常直接位于器件之下以最小化物理回路尺寸。這個(gè)布局產(chǎn)生垂直功率回 路，因?yàn)楣β驶芈反┻^(guò)通孔垂直于板平面行進(jìn)，通孔穿過(guò)板完成功率回路。
[0012] 圖4A-4C描述導(dǎo)致垂直高頻功率回路400的eGaN? FET設(shè)計(jì)。在這個(gè)設(shè)計(jì)中， eGaN? FET 401、408布置在PCB 403的頂層402上，且電容器404布置在PCB 403的底層 405上。高頻功率回路電流406流經(jīng)位于PCB403的頂層402上的eGaN? FET 401、408， 然后回路電流406穿過(guò)通孔409并穿過(guò)位于PCB 403的底層405上的電容器404流動(dòng)，然 后電流406穿過(guò)通孔410流回到eGaN? FET 401、408。eGaN? FET 40U408之間具有 空間407以允許電感器連接。
[0013] 由于功率回路的垂直結(jié)構(gòu)，圖4A-4C的eGaH?: FET設(shè)計(jì)不包含防護(hù)層。與防護(hù) 平面用于減小回路電感相反，垂直功率回路使用自相抵消方法來(lái)減小電感。對(duì)于PCB布局， 板厚度通常比在板的頂層和底層上的功率回路路徑的水平長(zhǎng)度薄得多。當(dāng)板的厚度減小 時(shí)，與橫向功率回路比較，垂直功率回路的區(qū)域明顯縮小，且在頂層和底層上沿相反方向流 動(dòng)的電流開(kāi)始自相抵消磁場(chǎng)，進(jìn)一步減小寄生電感。因此，在這個(gè)設(shè)計(jì)中板厚度必須被最小 化以產(chǎn)生有效垂直功率回路。
[0014] 像圖3A-3B所示的橫向功率回路設(shè)計(jì)一樣，垂直功率回路設(shè)計(jì)也具有優(yōu)點(diǎn)和缺 點(diǎn)。例如，第一內(nèi)層和頂層之間的距離對(duì)回路電感有很小的影響。因此，頂層的厚度不明顯 影響回路電感的水平。另一方面，因?yàn)楣β驶芈仿窂轿挥赑CB的頂層和底層上，回路電感的 水平主要取決于總的板厚度。
[0015] 因此，用于最小化寄生電感并提高轉(zhuǎn)換器性能的半導(dǎo)體器件布局是期望的。
[0016] 本發(fā)明的概述
[0017] 本發(fā)明提供一種電路板布局設(shè)計(jì)，消除了上面提到的現(xiàn)有技術(shù)中設(shè)計(jì)的缺點(diǎn)。具 體地，本發(fā)明的電路板包括頂層、底層和通過(guò)通孔連接到頂層的至少一個(gè)內(nèi)層，使得在頂層 和內(nèi)層之間延伸的路徑中形成高頻功率回路。有利地，本發(fā)明的布局設(shè)計(jì)不受板厚度限制， 最小化了寄生電感，而且不需要防護(hù)層。
[0018] 附圖的簡(jiǎn)要說(shuō)明
[0019] 當(dāng)結(jié)合附圖理解時(shí)，從下面闡述的詳細(xì)描述中，本發(fā)明公開(kāi)的特征、目的和優(yōu)點(diǎn)將 變得更明顯，其中相似的參考符號(hào)相應(yīng)地識(shí)別元件，且其中：
[0020] 圖1是高頻回路電感對(duì)具有相似的公共源極電感的設(shè)計(jì)的效率的影響的線形圖。
[0021] 圖2A和2B分別是具有I. 6nH和0. 4nH的電感的同步整流器的電壓過(guò)沖的波形。
[0022] 圖3A和3B分別是具有常規(guī)橫向功率回路的PCB的頂視圖和側(cè)視圖。
[0023] 圖4A、4B和4C分別是具有常規(guī)垂直功率回路的PCB的頂視圖、底視圖和側(cè)視圖。
[0024] 圖5A和5B分別是本發(fā)明的第一實(shí)施方式的PCB布局的頂層和第一內(nèi)層的頂視 圖，且圖5C是第一實(shí)施方式的PCB布局的側(cè)視圖。
[0025] 圖6A和6B分別是本發(fā)明的在兩個(gè)開(kāi)關(guān)之間具有電容器的第二實(shí)施方式的PCB布 局的頂層和第一內(nèi)層的頂視圖，且圖6C示出第二實(shí)施方式的PCB布局的側(cè)視圖。
[0026] 圖7是可以識(shí)別板厚度和內(nèi)層距離的PCB多層板設(shè)計(jì)的橫截面圖。
[0027] 圖8是具有不同的板厚度和內(nèi)層距離的橫向、垂直和最佳功率回路的模擬高頻回 路電感值的曲線圖。
[0028] 圖9是現(xiàn)有技術(shù)中橫向、垂直功率回路設(shè)計(jì)和本發(fā)明的最佳功率回路設(shè)計(jì)的功率 損耗圖。
[0029] 圖10是橫向、垂直和最佳功率回路設(shè)計(jì)的測(cè)量電壓過(guò)沖的圖表。
[0030] 圖11是回路電感對(duì)開(kāi)關(guān)速度的影響的圖表。
[0031] 圖12示出現(xiàn)有技術(shù)中垂直和橫向回路設(shè)計(jì)與本發(fā)明的提高效率的電路板布局設(shè) 計(jì)的效率對(duì)比圖。
[0032] 圖13示出本發(fā)明的基本單位單元的功率回路拓?fù)鋱D。
[0033] 圖14示出含有本發(fā)明的最佳回路的降壓轉(zhuǎn)換器的拓?fù)鋱D。
[0034] 圖15和16示出含有本發(fā)明的最佳回路的橋轉(zhuǎn)換器的拓?fù)鋱D。
[0035] 圖17示出含有本發(fā)明的最佳回路的升壓電路單位單元（具有升壓電感器和電容 器）的拓?fù)鋱D。
[0036] 圖18示出含有本發(fā)明的最佳回路的降壓-升壓轉(zhuǎn)換器的拓?fù)鋱D。
[0037] 圖19不出含有本發(fā)明的最佳回路的電路中開(kāi)關(guān)的并聯(lián)布置。
[0038] 圖20不出含有本發(fā)明的最佳回路的電路中開(kāi)關(guān)的串聯(lián)布置。
[0039] 優(yōu)選實(shí)施方式的詳細(xì)描述
[0040] 在下面的詳細(xì)描述中，參考某些實(shí)施方式。這些實(shí)施方式被描述得足夠詳細(xì)，以使 本領(lǐng)域的技術(shù)人員能夠?qū)嵺`它們。應(yīng)理解，可使用其它實(shí)施方式，以及可做出各種結(jié)構(gòu)、邏 輯和電氣變化。
[0041] 下面描述的本發(fā)明的PCB布局設(shè)計(jì)具有減小的回路尺寸、場(chǎng)自相抵消、不受板厚 度限制的一致電感、單側(cè)PCB設(shè)計(jì)和高效率的多層結(jié)構(gòu)。本發(fā)明的PCB布局設(shè)計(jì)利用第一 內(nèi)層作為功率回路返回路徑。這個(gè)返回路徑直接位于頂回路的功率回路之下，實(shí)現(xiàn)了最小 物理回路尺寸以及場(chǎng)自相抵消。
[0042] 然而，本文所述的實(shí)施方式以及某些器件，特別是GaN器件，應(yīng)理解為，本發(fā)明并 不受到上述限制。例如，所述實(shí)施方式可應(yīng)用于晶體管器件和使用不同的導(dǎo)電材料例如硅 (Si)或含硅材料、語(yǔ)義符、鍺（Ge)、砷化鎵（GaAs)的其它類(lèi)型的半導(dǎo)體器件。所述實(shí)施方 式也可應(yīng)用于其它類(lèi)型的半導(dǎo)體器件，例如其它場(chǎng)效應(yīng)晶體管（FET)型半導(dǎo)體器件、雙極 結(jié)晶體管（BJT)器件和絕緣柵雙極晶體管（JGBT)器件。所述概念也同樣可應(yīng)用于增強(qiáng)模 式和耗盡模式晶體管器件。此外，雖然并聯(lián)開(kāi)關(guān)器件在特定的實(shí)施方式中闡述，應(yīng)理解為， 本文所述的特征通常可應(yīng)用于其它類(lèi)型的電路，例如RF放大器、開(kāi)關(guān)轉(zhuǎn)換器和其它電路。
[