一種用于補(bǔ)償非線性電容以盡量減小諧波失真的電路的制作方法
【專利摘要】一種用于補(bǔ)償非線性電容以盡量減小諧波失真的電路，可以改善晶體管結(jié)的寄生電容，而且獨(dú)立于所采用的工藝技術(shù)。在優(yōu)選實(shí)例中，通過在操作期間為集成電路內(nèi)的寄生二極管提供一對作用成反比的二極管，電路中晶體管的寄生電容被線性化。如果沒有本實(shí)用新型的二極管，不同的輸入信號將引起寄生電容的變化，從而導(dǎo)致電路發(fā)生諧波失真。本實(shí)用新型的另一種實(shí)例還提供了互補(bǔ)晶體管。上述互補(bǔ)晶體管形成另一種寄生電容，此寄生電容基本上與晶體管中的寄生電容相反。此外，根據(jù)不同元件的比例，上述兩種方法可以相結(jié)合，例如，在利用互補(bǔ)晶體管技術(shù)的同時(shí)可以添加額外的二極管。
【專利說明】—種用于補(bǔ)償非線性電容以盡量減小諧波失真的電路
【技術(shù)領(lǐng)域】:
[0001]本發(fā)明涉及晶體管的寄生電容，特別是在跟蹤和保持(T/Η)電路或與T/Η電路相結(jié)合的其他電路中。更具體地，本發(fā)明涉及最小化T/Η和其他電路中非線性電容的電路和方法。
【背景技術(shù)】:
[0002]T/Η電路用于根據(jù)輸入保持一個(gè)恒定幅度的輸出，例如在一個(gè)模擬-數(shù)字轉(zhuǎn)換器(ADC)中。因此，T/Η電路可能對系統(tǒng)精度要求較高，包括由ADC創(chuàng)建的任何數(shù)據(jù)的精度。該T/Η電路通常工作在兩種不同的模式中，即“跟蹤模式”和“保持模式”。在跟蹤模式下，T/Η電路一般作為輸入電壓跟隨器。在保持模式下，T/Η電路在時(shí)間保持模式啟動時(shí)保持此輸入信號作為輸出信號。T/Η電路通常通過簡單的觸發(fā)器在模式之間切換。當(dāng)T/Η電路被觸發(fā)回跟蹤模式時(shí)，T/Η電路的輸出恢復(fù)為輸入電壓。
[0003]有許多已知的T/Η電路。例如，一個(gè)簡單的T/Η電路可以通過使用金屬氧化物半導(dǎo)體(MOS)晶體管和一個(gè)電容創(chuàng)建。這種簡單的MOS晶體管T/Η電路的一個(gè)缺點(diǎn)是:晶體管的寄生電容隨著晶體管結(jié)兩端的電壓非線性變化。寄生電容尤其在跟蹤模式期間對電路影響較大，此時(shí)晶體管導(dǎo)通并且輸入電壓的變化引起電容變化。寄生電容的變化與MOS晶體管T/Η電路的其余部分相互影響，引起T/Η電路的輸出產(chǎn)生諧波失真。
[0004]一種已知的解決寄生電容問題的方法是提供額外的電路，使得寄生二極管保持一個(gè)恒定的反向偏置。一些T/Η電路采用運(yùn)算放大器以防止晶體管結(jié)處的電壓差，從而使寄生結(jié)電容線性變化。然而，這種方法不僅需要更多的空間、成本更高，而且可以應(yīng)用這種方法的電路也有限制。
[0005]鑒于上述情況，需要提供一種簡單的、低成本特別是在簡單的T/Η電路中可以使晶體管的寄生電容線性化的電路。
[0006]還需要提供不需要使用特定工藝技術(shù)并且可以使晶體管的寄生電容線性化的電路。
[0007]另外，還需要提供一種用于補(bǔ)償非線性電容以盡量減少T/Η電路和非T/Η電路諧波失真的方法。

【發(fā)明內(nèi)容】
:
[0008]因此，本發(fā)明的第一個(gè)目的是提供一種簡單的、低成本特別是在簡單的T/Η電路中可以使晶體管的寄生電容線性化的電路。
[0009]本發(fā)明的第二個(gè)目的是提供一種不需要使用特定工藝技術(shù)并且可以使晶體管的寄生電容線性化的電路。
[0010]本發(fā)明的第三個(gè)目的是提供一種用于補(bǔ)償非線性電容以盡量減少T/Η電路和非T/Η電路諧波失真的方法。
[0011]本發(fā)明的技術(shù)解決方案:[0012]根據(jù)本發(fā)明的這些和其它目的，提供了一種操作簡單、成本低并且獨(dú)立于特定工藝技術(shù)可以使晶體管的寄生電容線性化的電路。在本發(fā)明的一個(gè)實(shí)例中，二極管分別耦合在偏置電壓與該晶體管的源極、漏極之間。附加的二極管使寄生電容線性化，從而使得總電容保持相對恒定。在另一個(gè)實(shí)例中，兩個(gè)互補(bǔ)的晶體管被耦合在一起(即一個(gè)是P溝道，一個(gè)是η溝道)，每一個(gè)晶體管的寄生電容使得另一個(gè)晶體管的寄生電容線性化。
[0013]對比專利文獻(xiàn):CN2101345U無源式電源電流諧波失真抑制器091215965.0
【專利附圖】

【附圖說明】:
[0014]圖1是一種典型的跟蹤和保持電路的簡化示意圖；
[0015]圖2是圖1中電路工作參數(shù)的一個(gè)典型曲線圖；
[0016]圖3是一個(gè)傳統(tǒng)的η溝道MOSFET的集成電路結(jié)構(gòu)的剖視圖；
[0017]圖4是圖1電路中寄生電容隨晶體管結(jié)兩端電壓變化的曲線圖；
[0018]圖5是一種采用運(yùn)算放大器使晶體管結(jié)的寄生電容線性化的跟蹤和保持電路；
[0019]圖6是根據(jù)本發(fā)明的原則使寄生電容線性化的跟蹤和保持電路的一個(gè)實(shí)例；
[0020]圖7是根據(jù)本發(fā)明的原則綜合晶體管寄生電容和補(bǔ)償電容得到的電容隨電壓變化的曲線圖；
[0021]圖8是根據(jù)本發(fā)明的原則得到的一個(gè)補(bǔ)償寄生電容的η溝道MOSFET集成電路結(jié)構(gòu)的剖視圖；
[0022]圖9是根據(jù)本發(fā)明的原則使寄生電容線性化的跟蹤和保持電路的另一個(gè)實(shí)例。【具體實(shí)施方式】:
[0023]圖1是一種典型的跟蹤和保持電路的簡化示意圖。如圖1所示，T/Η電路100采用金屬氧化物半導(dǎo)體(MOS)晶體管102和電容104。電阻106表示輸入源阻抗。MOS晶體管102在漏極和源極也包括寄生結(jié)電容，圖中用PJC 二極管112和114分別表示。圖中PJC二極管112和114用虛線方框示出，它們代表了 MOS晶體管102的ρη結(jié)。
[0024]在理想的情況下，一個(gè)輸入信號Vin導(dǎo)致輸入節(jié)點(diǎn)108處的電壓變化。當(dāng)MOS晶體管102的柵極耦合到大于輸入節(jié)點(diǎn)108處電壓的電壓時(shí)，MOS晶體管102就像一個(gè)電阻一允許電容104進(jìn)行充電和放電，使得輸出節(jié)點(diǎn)110處的輸出Vqut隨輸入信號Vin變化(即跟蹤模式)。當(dāng)MOS晶體管102的柵極被耦合到小于輸入節(jié)點(diǎn)108處電壓的電壓時(shí)，MOS晶體管102截止一將輸入信號Vin與電容104和輸出節(jié)點(diǎn)110隔離，因此輸出節(jié)點(diǎn)110處的輸出Vqut保持在切換模式之前的Vin值(即保持模式)。因此，MOS晶體管102柵極的信號V—作為一個(gè)觸發(fā)信號，使T/Η電路100的操作在跟蹤模式和保持模式之間切換。
[0025]圖2示出了 T/Η電路100的一個(gè)理想的操作。參照圖2，輸入信號VIN200隨著時(shí)間變化。在所希望的時(shí)間內(nèi)，觸發(fā)信號VTKI(；(；EK202簡單地切換上述輸入信號Vin200。當(dāng)觸發(fā)信號V—202超過輸入信號Vin200時(shí)，輸出信號Vot204跟隨輸入信號VIN200變化，當(dāng)觸發(fā)信號VTKI(；(；EK202低于輸入信號Vin200時(shí),輸出信號Vqut204保持輸入信號VIN200的最后值不變。
[0026]然而，典型的操作是不理想的，如上所述，由于MOS晶體管102的寄生電容，圖1中T/Η電路100的輸出受諧波失真的影響。這些問題在集成T/Η電路中更加麻煩。[0027]圖3示出了一個(gè)傳統(tǒng)的η溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的剖視圖300，它可以被用作圖1中的MOS晶體管102。參照圖3，η+區(qū)302和304被擴(kuò)散或注入到P型硅襯底306。氧化物層308在P型基板306之上。薄的氧化物層308將M0SFET300的多晶硅柵320與P型硅襯底306分離。金屬端330和340分別耦合到η+區(qū)302和304。
[0028]連接到η+區(qū)302或304的端子330或340提供M0SFET300的多數(shù)載流子，因而通常被指定為源極(S),并且另外一端被指定為漏極(D),雖然圖3中330和340已確定源極和漏極，但這兩者是可以互換的。對應(yīng)M0SFET300源極和漏極的η+區(qū)302和304之間是ρ型基板306的通道310
[0029]在正常的操作中，柵極320通過在源極η+區(qū)302和漏極η+區(qū)304之間的通道310產(chǎn)生電場，控制流過源極端子330和漏極端子340之間的電流。這是通過在柵極320施加一個(gè)電壓實(shí)現(xiàn)的?；?06通常耦合接地，以避免因正向偏置形成的ρη結(jié)。
[0030]圖3中，M0SFET300的一個(gè)寄生電容在η+區(qū)302和接地的ρ型基板306之間形成。同樣地，另一個(gè)寄生電容在η+區(qū)304和接地的ρ型基板306之間形成。
[0031]顯而易見，這些寄生電容通常隨各自兩極的電壓而變化。圖4是一個(gè)曲線圖，它示出漏極-襯底或源極-襯底寄生結(jié)電容隨各自的反向偏置電壓的變化而變化。
[0032]返回到圖1中，如上所述，電壓可變的寄生結(jié)電容由PJC 二極管112和114表示。再次參照圖1中T/Η電路100的操作，當(dāng)MOS晶體管102(即當(dāng)觸發(fā)信號Vtkikek超過輸入信號Vin)導(dǎo)通時(shí)電路處于跟蹤模式，輸入節(jié)點(diǎn)108處的輸入信號Vin使PJC 二極管112和114兩端的電壓變化，引起的由PJC 二極管112和114表示的寄生結(jié)電容變化。寄生結(jié)電容的電壓變化與由電阻106表示的源極阻抗相互作用，導(dǎo)致輸出節(jié)點(diǎn)110處的輸出電壓Vqut出現(xiàn)諧波失真。
[0033]晶體管102處于截止?fàn)顟B(tài)時(shí)電路處于保持模式，如上面提到的，輸出節(jié)點(diǎn)110與輸入信號Vin和PJC 二極管112的電壓變化相隔離。由于這種隔離，輸出節(jié)點(diǎn)110處的輸出Vott是恒定的。因此，PJC 二極管114和PJC 二極管114所表示的寄生結(jié)電容兩端的電壓保持不變。因此，輸出節(jié)點(diǎn)110處的諧波失真與保持模式中并不相同。當(dāng)T/Η電路100被觸發(fā)到保持模式時(shí)，電路100保持此時(shí)的失真。
[0034]為了補(bǔ)償寄生結(jié)電容的電壓變化，一些電路采用運(yùn)算放大器(運(yùn)放)防止漏極-襯底和源極-襯底晶體管結(jié)的電壓變化。
[0035]圖5示出了一個(gè)這樣的T/Η電路500，運(yùn)算放大器520通過防止晶體管結(jié)的電壓差使寄生結(jié)電容線性化。然而，圖5中T/Η電路500的一個(gè)缺點(diǎn)是PJC 二極管512和514的陽極必須連接到運(yùn)放520。這樣的要求限制了這種電路的應(yīng)用。有兩種基本類型的CMOS工藝，即η阱和ρ阱。對于一個(gè)η溝道晶體管，η阱的CMOS產(chǎn)生一個(gè)與整個(gè)集成電路(即其他的電路元件)相連接的P型襯底。P型襯底是η溝道晶體管的“陽極”。同樣，ρ阱CMOS在η型襯底中產(chǎn)生一個(gè)P型講。
[0036]η溝道晶體管通過在P型阱中加入η+區(qū)形成。η溝道晶體管中的ρ型阱與整個(gè)集成電路是相連的。因此，與η溝道晶體管的“陽極”相連通常在ρ阱CMOS中實(shí)現(xiàn)，而不是η阱CMOS。同樣地，對于ρ溝道晶體管，與其“陽極”相連通常在η阱CMOS中實(shí)現(xiàn)，而不是ρ阱CMOS。圖5中的T/Η電路500的另一個(gè)限制是在一個(gè)集成電路中，運(yùn)放520需要大量的空間和元件，而這將增加成本。[0037]參照圖5，MOS晶體管502和電容504與圖1_3中的MOS晶體管102和電容104是相似的。類似地，電阻506表示圖5中的輸入源阻抗。在集成電路的形式中，T/Η電路500中的MOS晶體管502不需要被接地以防止晶體管結(jié)正向偏置，這點(diǎn)與圖3中的ρ型襯底306不同。相反，圖5中T/Η電路500的襯底(ρ阱)耦合到運(yùn)放520的輸出端524和負(fù)輸入端526。運(yùn)放520的正輸入端522耦合到輸入節(jié)點(diǎn)508。與圖1類似，圖5中MOS晶體管502的寄生結(jié)電容通過PJC 二極管512和514表示，在圖5中，它們由虛線框包圍，以說明他們不是實(shí)際的電路元件。
[0038]在T/Η電路500的操作中，MOS晶體管502導(dǎo)通時(shí)(即觸發(fā)信號Vtkimek超過輸入信號Vin時(shí))，M0S晶體管502與一個(gè)電阻類似，運(yùn)放520用于消除PJC 二極管512和514兩端的電壓。因此，MOS晶體管502的源極-襯底和漏極-襯底結(jié)電壓可變的寄生電容被線性化。
[0039]按照本發(fā)明的原則，圖6提供了一種低成本、寄生結(jié)電容補(bǔ)償?shù)腡/Η電路，它不需要特定的制造工藝。
[0040]參照圖6，T/Η電路600采用MOS晶體管602和一個(gè)電容604。MOS晶體管602的可變電壓寄生結(jié)電容由在MOS晶體管602的漏極和源極的PJC 二極管612和614表示。與圖1類似，圖6中的PJC 二極管612和614用虛線框出，而不是作為單獨(dú)的元件出現(xiàn)，它們代表了 MOS晶體管602的ρη結(jié)。類似地，電阻606表不圖6中的輸入源極阻抗。第一和第二補(bǔ)償結(jié)電容(CJC)二極管622和624分別耦合在輸入節(jié)點(diǎn)608和偏置電壓節(jié)點(diǎn)620、輸出節(jié)點(diǎn)610和偏置電壓節(jié)點(diǎn)620之間。CJC 二極管622的陽極耦合到輸入節(jié)點(diǎn)608，CJC 二極管622的陰極耦合到偏置電壓節(jié)點(diǎn)620。同樣，CJC 二極管624的陽極和陰極耦合到輸出節(jié)點(diǎn)610和電壓偏壓節(jié)點(diǎn)620。
[0041]在操作中，一個(gè)輸入信號Vin導(dǎo)致輸入節(jié)點(diǎn)608處的電壓變化。當(dāng)MOS晶體管602的柵極被耦合到大于輸入節(jié)點(diǎn)608處的電壓時(shí)，MOS晶體管602就像一個(gè)電阻一允許電容604進(jìn)行充電和放電，使輸出端節(jié)點(diǎn)610的輸出Vqut跟隨輸入信號Vin變化(即跟蹤模式)。當(dāng)MOS晶體管602的柵極耦合到小于輸入節(jié)點(diǎn)608處的電壓時(shí)，MOS晶體管602截止一隔離輸入信號Vin與電容604和輸出節(jié)點(diǎn)610，因此輸出節(jié)點(diǎn)610處的輸出Vqut保持為常數(shù)(SP保持模式)。因此，MOS晶體管602的柵極的信號Vtkimek作為一個(gè)觸發(fā)信號，使T/Η電路600在跟蹤模式和保持模式之間變化。
[0042]當(dāng)MOS晶體管602導(dǎo)通(因?yàn)橛|發(fā)信號Vtkikek超過輸入信號Vin的電壓)時(shí)，輸入節(jié)點(diǎn)608處的輸入信號Vin改變PJC 二極管612和614兩端的電壓，造成PJC 二極管612和614代表的寄生結(jié)電容的電壓變化。然而，根據(jù)本發(fā)明的原則，CJC 二極管622和624兩端的電壓與PJC 二極管612和614的變化相反。通過選擇適當(dāng)大小的CJC 二極管622和624，總寄生結(jié)電容可以線性化。
[0043]圖7是根據(jù)本發(fā)明的原則綜合晶體管寄生電容和補(bǔ)償電容得到的電容隨電壓變化的曲線圖。
[0044]參照圖7，曲線702表示PJC 二極管612或614代表的寄生結(jié)電容隨輸入節(jié)點(diǎn)608處電壓的變化而變化的曲線。曲線704表示CJC 二極管622或624代表的寄生結(jié)電容隨輸入節(jié)點(diǎn)608處電壓的變化而變化的曲線。從圖7中可以看出，兩個(gè)電壓可變電容曲線702和704相結(jié)合可得到總電容曲線706，它相對于輸入節(jié)點(diǎn)608處電壓的變化相對恒定。[0045]這種使所寄生結(jié)電容(圖6中由PJC 二極管612和614表示)線性化的方法大大改善了 MOS晶體管602閉合時(shí)輸出節(jié)點(diǎn)610處的諧波失真。而且，這種方法并不限于晶體管的制造工藝。
[0046]圖8是寄生結(jié)電容補(bǔ)償?shù)摩?溝道MOSFET的集成電路結(jié)構(gòu)的剖視圖，根據(jù)本發(fā)明的原則。
[0047]圖8是根據(jù)本發(fā)明的原則得到的一個(gè)補(bǔ)償寄生電容的η溝道M0SFET88的剖視圖，它可以用作圖6中的MOS晶體管602。與圖3類似，η+區(qū)802和804被擴(kuò)散或注入到ρ型硅襯底806。氧化物層808在ρ型襯底806之上。氧化物層808的一個(gè)薄的部分將M0SFET800的多晶硅柵極820與ρ型硅襯底806隔離。金屬端子830和840分別耦合到η+區(qū)802和804。
[0048]為了根據(jù)本發(fā)明的原則形成CJC 二極管850，η-阱851被擴(kuò)散或注入到ρ型硅襯底806。N+區(qū)852和ρ+區(qū)854擴(kuò)散或注入到η-阱850。金屬端子856和858分別耦合到η+區(qū)852和ρ+區(qū)854，從而連接到偏置電壓。相應(yīng)地，另一個(gè)CJC 二極管可以通過使用ρ溝道晶體管860實(shí)現(xiàn)。如果要做到這一點(diǎn)，ρ溝道晶體管860必須截止。
[0049]圖9是根據(jù)本發(fā)明的原則使寄生電容線性化的T/Η電路900的示意圖。
[0050]參照圖9，MOS晶體管901和902通過漏極和源極耦合。電容904耦合到MOS晶體管901和902的漏極。電阻906表示T/Η電路900的輸入信號源極阻抗。PJC 二極管911和913、912和914分別表示MOS晶體管901和902的寄生結(jié)電容。PJC 二極管911、912、913和914被括在虛線框內(nèi)，而不是作為單獨(dú)的元件，它們代表了 MOS晶體管901和902的ρη結(jié)。
[0051]從圖9中可以看出，T/Η電路900包括兩個(gè)互補(bǔ)的PJC 二極管對(911和912、913和914)，按照本發(fā)明的原則，它們之間有互補(bǔ)效應(yīng)。根據(jù)選擇的MOS晶體管901和902，一個(gè)或多個(gè)補(bǔ)償?shù)慕Y(jié)電容(CJC)二極管922也可加入到T/Η電路900中，以進(jìn)一步使寄生結(jié)電容線性化。CJC 二極管922可以根據(jù)需要添加，例如:(I)添加在MOS晶體管902的源極和偏置電壓節(jié)點(diǎn)920之間，(2)添加在MOS晶體管902的漏極和偏置電壓節(jié)點(diǎn)920之間，(3)CJC 二極管對922分別添加在MOS晶體管902的源極和偏置電壓節(jié)點(diǎn)920之間、漏極和偏置電壓節(jié)點(diǎn)920之間。第一個(gè)CJC 二極管922的陽極可耦合到MOS晶體管902的源極，第一個(gè)CJC 二極管922的陰極可耦合到偏置電壓節(jié)點(diǎn)920。同樣地，第二個(gè)CJC 二極管922的陽極可耦合到MOS晶體管902的漏極，第二個(gè)CJC 二極管922的陰極可耦合到偏置電壓節(jié)點(diǎn)920?；蛘?，CJC 二極管對922中的一個(gè)或兩個(gè)都耦合在地和MOS晶體管901的漏極或源極之間(圖9中未畫出)。因此，此線性化寄生結(jié)電容的電路改善了輸出節(jié)點(diǎn)910處的諧波失真。而且，此線性化寄生結(jié)電容的方法并不限于制造工藝。
[0052]在操作中，一個(gè)輸入信號Vin導(dǎo)致輸入節(jié)點(diǎn)908處的電壓變化。當(dāng)MOS晶體管902的柵極耦合到一個(gè)大于輸入節(jié)點(diǎn)908處的電壓，并且MOS晶體管901的柵極耦合到一個(gè)小于輸入節(jié)點(diǎn)908處的電壓時(shí)，由MOS晶體管901和902組成的開關(guān)和一個(gè)電阻類似一允許電容904進(jìn)行充電和放電，從而使輸出節(jié)點(diǎn)910的輸出Vqut隨著輸入信號Vin變化(即跟蹤模式)。當(dāng)MOS晶體管902的柵極耦合到一個(gè)小于輸入節(jié)點(diǎn)908處的電壓，或MOS晶體管901的柵極耦合到一個(gè)大于輸入節(jié)點(diǎn)908處的電壓時(shí)，由MOS晶體管901和902組成的開關(guān)將輸入信號Vin與電容904和輸出節(jié)點(diǎn)910相隔離，因此輸出節(jié)點(diǎn)910的輸出Vqut保持不變卿保持模式)。因此，MOS晶體管901和902的柵極的信號Vtkikeki和Vtkikek2作為觸發(fā)信號，使T/Η電路900在跟蹤模式和保持模式之間切換。
[0053]當(dāng)由MOS晶體管901和902組成的開關(guān)閉合時(shí)，輸入節(jié)點(diǎn)908處的輸入信號Vin使PJC 二極管912和914兩端的電壓變化，從而導(dǎo)致由PJC 二極管912和914表示的寄生結(jié)電容變化。此外，PJC 二極管911和913兩端的電壓與PJC 二極管912和914的變化相反。同時(shí)，附加到T/Η電路900的CJC 二極管922兩端的電壓變化。由PJC 二極管911和913代表的寄生結(jié)電容使由PJC 二極管912和914代表的寄生結(jié)電容線性化。另外，根據(jù)需要選擇適當(dāng)大小的CJC 二極管922，可以使寄生結(jié)電容進(jìn)一步線性化。
[0054]顯而易見，雖然本發(fā)明已通過圖6-9被討論，其中T/Η電路中的晶體管采用MOSFET晶體管，但是本發(fā)明也適用于其他電路配置和類型的輸入設(shè)備。例如，可以采用JFET而不是MOSFET。另外，還可以使用任一種ρ溝道或η溝道的MOSFET或JFET。
[0055]此外，其它提供跟蹤和保持功能的電路同樣可以受益于根據(jù)本發(fā)明的原則得到的寄生結(jié)電容補(bǔ)償?shù)姆椒ā?br> [0056]盡管本發(fā)明已通過具體的例子體現(xiàn)，但是上述例子只是為了說明本發(fā)明而不應(yīng)限制本發(fā)明。應(yīng)當(dāng)指出，只要沒有脫離本發(fā)明的實(shí)質(zhì)并且符合權(quán)利要求中的定義，在上述例子上做適當(dāng)修改仍屬本發(fā)明的范疇。
【權(quán)利要求】
1.一種用于補(bǔ)償非線性電容以盡量減小諧波失真的電路，其特征是:在偏置電壓端提供一個(gè)偏置電壓；采用一個(gè)晶體管，它有源極、漏極和柵極；一個(gè)電容耦合在漏極和地之間；第一個(gè)二極管耦合在晶體管的漏極和偏置電壓端之間，用于補(bǔ)償漏極端子的寄生結(jié)電容；第二個(gè)二極管耦合在晶體管的源極和偏置電壓端之間，用于補(bǔ)償源極端子的寄生結(jié)電容。
2.根據(jù)權(quán)利要求1所述的一種用于補(bǔ)償非線性電容以盡量減小諧波失真的電路，其特征是:在上述晶體管的源極接收變化的輸入電壓；在晶體管的柵極接收觸發(fā)信號；在晶體管的漏極提供輸出。
3.根據(jù)權(quán)利要求1所述的一種用于補(bǔ)償非線性電容以盡量減小諧波失真的電路，其特征是:(1) 一個(gè)變化的信號大致等于輸入信號；(2)當(dāng)收到觸發(fā)信號時(shí)，一個(gè)恒定的信號基本上等于輸入信號。
4.根據(jù)權(quán)利要求1所述的一種用于補(bǔ)償非線性電容以盡量減小諧波失真的電路，其特征是:上述偏置電壓端、晶體管、電容、第一和第二個(gè)二極管組成一個(gè)單片集成電路。
5.根據(jù)權(quán)利要求1所述的一種用于補(bǔ)償非線性電容以盡量減小諧波失真的電路，其特征是:上述晶體管可以是η溝道或P溝道晶體管。
【文檔編號】H03K19/0175GK203563009SQ201320761130
【公開日】2014年4月23日 申請日期:2013年11月27日 優(yōu)先權(quán)日:2013年11月27日
【發(fā)明者】不公告發(fā)明人 申請人:蘇州貝克微電子有限公司