一種記憶效應(yīng)消除低功耗模數(shù)轉(zhuǎn)換器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及數(shù)模轉(zhuǎn)換領(lǐng)域，具體涉及一種記憶效應(yīng)消除低功耗模數(shù)轉(zhuǎn)換器。
【背景技術(shù)】
[0002]隨著現(xiàn)代通信技術(shù)的發(fā)展，低功耗無線射頻收發(fā)機(jī)在日常生活中扮演著愈來愈重要的角色，如智能家居、醫(yī)療看護(hù)、智能交通等領(lǐng)域。模數(shù)轉(zhuǎn)換器是射頻收發(fā)機(jī)中必不可缺少的模塊，其能耗在整個(gè)收發(fā)機(jī)中占有很大比重。最常用的模數(shù)轉(zhuǎn)換器為流水線模數(shù)轉(zhuǎn)換器，傳統(tǒng)流水線模數(shù)轉(zhuǎn)換器的低功耗設(shè)計(jì)技術(shù)包括運(yùn)放共享技術(shù)和電容共享技術(shù)，然而上述兩種方法都不可避免產(chǎn)生記憶效應(yīng)，該效應(yīng)源于始終工作的運(yùn)放或電容上的殘余電荷，其將大大降低模數(shù)轉(zhuǎn)換器的靜態(tài)性能和動(dòng)態(tài)性能。目前解決記憶效應(yīng)的方法有雙輸入運(yùn)放法或復(fù)位時(shí)鐘法，雖然能夠解決記憶效應(yīng)，但是其也會(huì)帶來一些缺陷，如雙輸入運(yùn)放會(huì)增加電路的復(fù)雜程度，這與現(xiàn)代無線網(wǎng)絡(luò)應(yīng)用特點(diǎn)相沖突，而復(fù)位時(shí)鐘法則需要一個(gè)單獨(dú)的時(shí)鐘相位對(duì)運(yùn)放和電容進(jìn)行復(fù)位，這會(huì)降低整個(gè)模數(shù)轉(zhuǎn)換器的運(yùn)行速率。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的就是提供一種記憶效應(yīng)消除低功耗模數(shù)轉(zhuǎn)換器，其能夠有效解決上述問題，實(shí)現(xiàn)低功耗和消除記憶效應(yīng)，且不會(huì)增加電路的復(fù)雜度和降低電路的運(yùn)行速率。
[0004]為實(shí)現(xiàn)上述目的，本發(fā)明采用以下技術(shù)方案進(jìn)行實(shí)施:
[0005]一種記憶效應(yīng)消除低功耗模數(shù)轉(zhuǎn)換器，其特征在于:包括第一、二、三級(jí)數(shù)模轉(zhuǎn)換器、乘法數(shù)模轉(zhuǎn)換器、數(shù)字校正模塊以及輸入信號(hào)端Vin、輸出信號(hào)端Vout，輸入信號(hào)端Vin分兩路分別與第一級(jí)數(shù)模轉(zhuǎn)換器和乘法數(shù)模轉(zhuǎn)換器的輸入端相連接，乘法數(shù)模轉(zhuǎn)換器接收第一級(jí)數(shù)模轉(zhuǎn)換器輸出的余差放大控制信號(hào)Dl進(jìn)行一級(jí)余差放大處理并將處理的結(jié)果分別輸出至第二級(jí)數(shù)模轉(zhuǎn)換器和乘法數(shù)模轉(zhuǎn)換器的輸入端，乘法數(shù)模轉(zhuǎn)換器接收第二級(jí)數(shù)模轉(zhuǎn)換器輸出的余差放大控制信號(hào)D2進(jìn)行二級(jí)余差放大處理并將處理的結(jié)果輸出至第三級(jí)數(shù)模轉(zhuǎn)換器，數(shù)字校正模塊接收第一、二、三級(jí)數(shù)模轉(zhuǎn)換器輸入的數(shù)字信號(hào)Vol、Vo2、Vo3進(jìn)行時(shí)序校準(zhǔn)和移位相加處理，數(shù)字校正模塊的輸出端與輸出信號(hào)端Vout相連接。
[0006]上述技術(shù)方案中，同時(shí)采用運(yùn)放共享和電容共享技術(shù)實(shí)現(xiàn)流水線模數(shù)轉(zhuǎn)換器低功耗，另外基于電容等比例縮小理論建立時(shí)間分享技術(shù)消除記憶效應(yīng)。與傳統(tǒng)的流水線模數(shù)轉(zhuǎn)換器低功耗技術(shù)相比，在不增加電路復(fù)雜度及不降低電路運(yùn)行速率的前提下，顯著抑制記憶效應(yīng)，大幅提升了模數(shù)轉(zhuǎn)換器的積分非線性和信噪比，同時(shí)，該技術(shù)方案使整個(gè)模數(shù)轉(zhuǎn)換器的工作時(shí)間減少，從而進(jìn)一步降低的電路的功耗。
【附圖說明】
[0007]圖1為本發(fā)明的結(jié)構(gòu)示意圖；
[0008]圖2為第一、二、三級(jí)模數(shù)轉(zhuǎn)換器電路結(jié)構(gòu)原理圖；
[0009]圖3為圖2中比較器的電路原理圖；
[0010]圖4為數(shù)字校正模塊的結(jié)構(gòu)原理圖；
[0011]圖5為建立時(shí)間分享技術(shù)的原理圖；
[0012]圖6為運(yùn)算放大器的結(jié)構(gòu)原理圖。
【具體實(shí)施方式】
[0013]為了使本發(fā)明的目的及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合實(shí)施例對(duì)本發(fā)明進(jìn)行具體說明。應(yīng)當(dāng)理解，以下文字僅僅用以描述本發(fā)明的一種或幾種具體的實(shí)施方式，并不對(duì)本發(fā)明具體請(qǐng)求的保護(hù)范圍進(jìn)行嚴(yán)格限定。
[0014]本發(fā)明采取的技術(shù)方案如圖1所示，一種記憶效應(yīng)消除低功耗模數(shù)轉(zhuǎn)換器，包括第一、二、三級(jí)數(shù)模轉(zhuǎn)換器、乘法數(shù)模轉(zhuǎn)換器、數(shù)字校正模塊以及輸入信號(hào)端Vin、輸出信號(hào)端Vout，輸入信號(hào)端Vin分兩路分別與第一級(jí)數(shù)模轉(zhuǎn)換器和乘法數(shù)模轉(zhuǎn)換器的輸入端相連接，乘法數(shù)模轉(zhuǎn)換器接收第一級(jí)數(shù)模轉(zhuǎn)換器輸出的余差放大控制信號(hào)Dl進(jìn)行一級(jí)余差放大處理并將處理的結(jié)果分別輸出至第二級(jí)數(shù)模轉(zhuǎn)換器和乘法數(shù)模轉(zhuǎn)換器的輸入端，乘法數(shù)模轉(zhuǎn)換器接收第二級(jí)數(shù)模轉(zhuǎn)換器輸出的余差放大控制信號(hào)D2進(jìn)行二級(jí)余差放大處理并將處理的結(jié)果輸出至第三級(jí)數(shù)模轉(zhuǎn)換器，數(shù)字校正模塊接收第一、二、三級(jí)數(shù)模轉(zhuǎn)換器輸入的數(shù)字信號(hào)Vol、Vo2、Vo3進(jìn)行時(shí)序校準(zhǔn)和移位相加處理，數(shù)字校正模塊的輸出端與輸出信號(hào)端Vout相連接。
[0015]本發(fā)明提供的模數(shù)轉(zhuǎn)換器由全差分三級(jí)流水線模數(shù)轉(zhuǎn)換器和數(shù)字校正模塊組成。第一級(jí)由第一級(jí)模數(shù)轉(zhuǎn)換器Sub-ADCl與乘法數(shù)模轉(zhuǎn)換器MDAC組成，第二級(jí)由第二級(jí)模數(shù)轉(zhuǎn)換器Sub-ADC2與乘法數(shù)模轉(zhuǎn)換器MDAC組成，其中，乘法數(shù)模轉(zhuǎn)換器MDAC為第一級(jí)與第二級(jí)共用。模數(shù)轉(zhuǎn)換器第三級(jí)為第三級(jí)模數(shù)轉(zhuǎn)換器Sub-ADC3構(gòu)成。乘法數(shù)模轉(zhuǎn)換器MDAC為開關(guān)電容放大器結(jié)構(gòu)，用于實(shí)現(xiàn)余差放大功能。該流水線模數(shù)轉(zhuǎn)換器采用運(yùn)放共享技術(shù)，即乘法數(shù)模轉(zhuǎn)換器MDAC中的運(yùn)算放大器(運(yùn)放0ΤΑ)在不同的時(shí)鐘相位內(nèi)由第一級(jí)和第二級(jí)交替共用。乘法數(shù)模轉(zhuǎn)換器MDAC中的電容由一個(gè)固定使用的采樣電容和兩組交替使用的電容組構(gòu)成，該流水線模數(shù)轉(zhuǎn)換器采用電容共享技術(shù)，即兩組電容組與采樣電容交替搭配，在不同的時(shí)鐘周期內(nèi)完成第一級(jí)和第二級(jí)的信號(hào)采樣和余差放大功能?；陔娙莸缺壤s小理論，第一級(jí)與第二級(jí)進(jìn)行余差放大時(shí)的建立時(shí)間呈現(xiàn)差異化，則此時(shí)可分享其中的“冗余”建立時(shí)間，在不降低整體電路運(yùn)行速率的前提下達(dá)到消除記憶效應(yīng)，提高電路積分非線性和信噪比的目的。各級(jí)模數(shù)轉(zhuǎn)換器輸出的數(shù)字信號(hào)Vol、Vo2、Vo3進(jìn)入數(shù)字校正模塊進(jìn)行時(shí)序校準(zhǔn)和移位相加，從而消除子模數(shù)轉(zhuǎn)化器中的比較器偏移和乘法數(shù)模轉(zhuǎn)換器MDAC中的放大器增益失調(diào)，提高模數(shù)轉(zhuǎn)換器的線性度。
[0016]具體的操作為:全差分三級(jí)流水線模數(shù)轉(zhuǎn)換器第一級(jí)采用無采樣保持結(jié)構(gòu)，輸入信號(hào)Vin被同時(shí)采樣到第一級(jí)模數(shù)轉(zhuǎn)換器Sub-ADCl與乘法數(shù)模轉(zhuǎn)換器MDAC中，第一級(jí)模數(shù)轉(zhuǎn)換器Sub-ADCl產(chǎn)生本級(jí)數(shù)字信號(hào)輸出Vol，同時(shí)產(chǎn)生本級(jí)余差放大控制信號(hào)Dl ;余差放大控制信號(hào)Dl被輸入到乘法數(shù)模轉(zhuǎn)換器MDAC中，通過乘法數(shù)模轉(zhuǎn)換器MDAC完成本級(jí)余差放大工作并輸出一級(jí)余差放大處理的結(jié)果Vresl ;由于運(yùn)放共享技術(shù)的應(yīng)用，一級(jí)余差放大處理結(jié)果Vresl作為第二級(jí)的輸入信號(hào)，再次被采樣到乘法數(shù)模轉(zhuǎn)換器MDAC，同時(shí)也被采樣到第二級(jí)模數(shù)轉(zhuǎn)換器Sub-ADC2產(chǎn)生本級(jí)數(shù)字信號(hào)輸出Vo2以及產(chǎn)生二級(jí)余差放大控制信號(hào)D2 ;余差放大控制信號(hào)D2被輸入到乘法數(shù)模轉(zhuǎn)換器MDAC中完成二級(jí)余差放大處理工作并輸出二級(jí)余差放大處理結(jié)果Vres2 ；Vres2作為第三級(jí)的輸入信號(hào)被采樣到第三級(jí)模數(shù)轉(zhuǎn)換器Sub-ADC3中并產(chǎn)生本級(jí)數(shù)字信號(hào)輸出Vo3 ;第一、二、三級(jí)模數(shù)轉(zhuǎn)換器輸出的數(shù)字信號(hào)Vol、Vo2、Vo3進(jìn)入數(shù)字校正模塊進(jìn)行時(shí)序校準(zhǔn)和移位相加，最終全差分三級(jí)流水線模數(shù)轉(zhuǎn)換器的數(shù)字信號(hào)輸出結(jié)果為Vout。
[0017]詳細(xì)的實(shí)施方案為:
[0018]圖2為第一、二、三級(jí)模數(shù)轉(zhuǎn)換器的電路結(jié)構(gòu)原理圖，子模數(shù)轉(zhuǎn)換器電路由分壓電阻串、一組比較器和一個(gè)譯碼電路構(gòu)成；分壓電阻串兩端電壓分別為Vref+和Vref-，電阻串共有n+1個(gè)電阻，其中RU R2…Rn+Ι首尾串聯(lián)，RU R2…Rn+Ι的阻值完全相同，即電壓(Vref-, Vref+)被電阻串Rl, R2…Rn+Ι等值分壓，其分壓輸出結(jié)果為Vref 1、Vref2…Vrefn ;比較器結(jié)構(gòu)為全差分動(dòng)態(tài)比較器。以比較器I為例，其輸入端信號(hào)分別為Vin+、Vin-、VrefU Vrefn，通過比較Vin+、Vin-的差值與Vrefl、Vrefn差值，輸出比較結(jié)果dl ；當(dāng)Vin+, Vin-的差值大于VrefUVrefn差值時(shí)，dl為0，當(dāng)Vin+, Vin-的差值小于VrefUVrefn差值時(shí)，dl為I ;同理，比較器m的輸入信號(hào)分別為Vin+、Vin_、Vrefn、Vref 1，過比較Vin+,Vin-的差值與Vrefn、Vrefl差值輸出比較結(jié)果dl ;當(dāng)Vin+、Vin_的差值大于Vrefn、Vrefl差值時(shí)，dl為0，當(dāng)Vin+、Vin-的差值小于Vrefn、Vrefl差值時(shí)，dl為I ;比較器組輸出一組由O和I構(gòu)成的溫度計(jì)碼dL...-;該溫度計(jì)碼dL...dm被輸入到譯碼電路中產(chǎn)生兩組數(shù)字碼，其中D[n]為余差放大控制信號(hào)，即圖1中的Dl與D2 ;該信號(hào)控制乘法數(shù)模轉(zhuǎn)換器MDAC中開關(guān)電容陣列中的開關(guān)，在乘法數(shù)模轉(zhuǎn)換器MDAC完成信號(hào)采樣后，余差放大控制信號(hào)D[n]根據(jù)比較器的輸出結(jié)果控制余差放大的增益值；譯碼器輸出的另一組數(shù)字碼為Vo[η]，該數(shù)字碼為本級(jí)模數(shù)轉(zhuǎn)換器的輸出結(jié)果，即圖1中的Vol、Vo2、Vo3。
[0019]圖3為圖2中使用的比較器的電路原理圖，該比較器為全差分動(dòng)態(tài)比較器，其中Vin+, Vin-, Vref+, Vref-分別為動(dòng)態(tài)比較器的四個(gè)輸入端，Vout為動(dòng)態(tài)比較器的輸出端；Vb與Vb為一對(duì)互補(bǔ)的偏置信號(hào)，Vb分別連接晶體管Mil、M13的柵極；Vb分別連接晶體管M12、M14、M5、M6的柵極；電源電壓VDD分別連接晶體管M7、M8的源極；晶體管M7的漏極分別連接晶體管M8、M10的柵極、晶體管M11、M9的漏極以及晶體管M12的源極；晶體管M8的漏極分別連接晶體管M7、M9的柵極、晶體管Mll的源極、晶體管M12、M10的漏極以及輸出端Vout ;晶體管M9的源極分別連接晶體管M1、M2的漏極，晶體管MlO的源極分別連接晶體管M3、M4的漏極；晶體管Ml的柵極連接輸入信號(hào)Vref-，晶體管M2的柵極連接輸入信號(hào)Vin+，晶體管M3的柵極連接輸入信號(hào)Vin-，晶體管M4的柵極連接輸入信號(hào)Vref+ ;晶體管Ml的源極分別連接晶體管M5、M14的漏極和晶體管M4、M13的源極；晶體管M3的源極分別連接晶體管M6、M13的漏極和晶體管M2、M14源極；晶體管M5、M6的源極短接到GND。
[0020]圖4為數(shù)字校正模塊的電路結(jié)構(gòu)原理圖，CLK1、CLK2、CLK3為時(shí)鐘信號(hào)，RESURES2、RES3為置零信號(hào)；數(shù)字校正包括時(shí)序校準(zhǔn)和移位相加兩個(gè)步驟，VoU Vo2、Vo3為第一、二、三級(jí)模數(shù)轉(zhuǎn)換器的輸出信號(hào)，在時(shí)序校正模塊，二進(jìn)制碼Vol、Vo2、Vo3為輸入端信號(hào)，由本發(fā)明的模數(shù)轉(zhuǎn)換器采樣流水線結(jié)構(gòu)可知數(shù)字碼Vol、Vo2、Vo3產(chǎn)生于不同的時(shí)鐘相位；時(shí)序校正模塊中的寄存器確保所采集的數(shù)字碼Vol、Vo2、Vo3為同一模擬輸入信號(hào)所轉(zhuǎn)化而成，從而避免失碼和誤碼的產(chǎn)生；數(shù)字碼Vol、Vo2、Vo3經(jīng)過時(shí)序校正模塊輸出對(duì)應(yīng)的數(shù)字碼Tol、To2、To3，ToU Το2首先在第一移位加法器中進(jìn)行移位相加，輸出結(jié)果Το4 ；Το4與Το