一種高精度低失真數(shù)模轉(zhuǎn)換器的制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及信號(hào)處理領(lǐng)域，具體涉及一種高精度低失真數(shù)模轉(zhuǎn)換器。
【背景技術(shù)】
[0002] 已有Σ-Λ模數(shù)轉(zhuǎn)換器，無論是單環(huán)高階結(jié)構(gòu)還是多級(jí)級(jí)聯(lián)（MASH)結(jié)構(gòu)，主要是 通過降低量化噪聲的功率來提高其信噪比，進(jìn)而提高其精度。主要技術(shù)包括兩種，一種是對(duì) 量化噪聲進(jìn)行高階抑制以提高其轉(zhuǎn)換精度，即通過Σ-△系統(tǒng)結(jié)構(gòu)設(shè)計(jì)，尤其是積分器級(jí) 數(shù)和級(jí)間增益的設(shè)定，使得量化噪聲經(jīng)過高階噪聲整形，進(jìn)而提高其帶內(nèi)信噪比和轉(zhuǎn)換器 精度；級(jí)間增益通常采用傳統(tǒng)結(jié)構(gòu)下的增益值。然而，傳統(tǒng)結(jié)構(gòu)及其級(jí)間增益所實(shí)現(xiàn)的轉(zhuǎn) 換器精度具有一定的局限性，環(huán)路結(jié)構(gòu)依然具有進(jìn)一步優(yōu)化的空間。另一種方法是采用多 位量化器，可以極大的降低量化噪聲，從而得到較高的信噪比和實(shí)現(xiàn)較高的轉(zhuǎn)換精度，該類 Σ-Λ模數(shù)轉(zhuǎn)換器也稱為多位（Multi-bit) Σ-Λ模數(shù)轉(zhuǎn)換器。由于Σ-Λ模數(shù)轉(zhuǎn)換器為前 饋或反饋環(huán)路，量化器的數(shù)字輸出信號(hào)需要進(jìn)行數(shù)模轉(zhuǎn)換器（DAC)轉(zhuǎn)換為模擬信號(hào)，再與 輸入信號(hào)或中間級(jí)輸出信號(hào)進(jìn)行加、減運(yùn)算，因此，多位Σ-△模數(shù)轉(zhuǎn)換器中必定使用多位 數(shù)模轉(zhuǎn)換器。多位數(shù)模轉(zhuǎn)換器包括電流舵型結(jié)構(gòu)和開關(guān)電容陣列型結(jié)構(gòu)，然而，由于溫度漂 移和工藝偏差，轉(zhuǎn)換器中的大量電流源單元或電容單元之間存在匹配誤差，在輸出頻譜中 表現(xiàn)為較差的線性度，從而嚴(yán)重影響整個(gè)Σ-Λ模數(shù)轉(zhuǎn)換器的信噪失真比（SNDR)和無雜散 動(dòng)態(tài)范圍（SFDR)。

【發(fā)明內(nèi)容】

[0003] 本發(fā)明的目的就是提供一種高精度低失真數(shù)模轉(zhuǎn)換器，可提高整個(gè)Σ-Λ模數(shù)轉(zhuǎn) 換器的信噪失真比和無雜散動(dòng)態(tài)范圍。
[0004] 為實(shí)現(xiàn)上述目的，本發(fā)明采用以下技術(shù)方案進(jìn)行實(shí)施：
[0005] 一種高精度低失真數(shù)模轉(zhuǎn)換器，其特征在于：包括信號(hào)輸入端INPUT、信號(hào)輸出端 OUTPUT，以及前后順次相互連接的用于對(duì)信號(hào)進(jìn)行處理的模擬加/減器，第一、二模擬積分 器，模擬加法器和模數(shù)轉(zhuǎn)換器；模擬加/減器和第一模擬積分器之間設(shè)置第一增益放大級(jí)， 第一、二模擬積分器之間設(shè)置第二增益放大級(jí)，第二模擬積分器與模數(shù)轉(zhuǎn)換器之間設(shè)置有 模擬增益級(jí)；第一模擬積分器的信號(hào)輸出端還通過第四增益放大級(jí)與模擬加法器相連接， 第二模擬積分器的信號(hào)輸出端還通過反饋增益放大級(jí)與模擬加/減器相連接，信號(hào)輸入端 INPUT分兩路分別與模擬加/減器和模擬加法器相連接，信號(hào)輸出端OUTPUT與模數(shù)轉(zhuǎn)換器 的輸出端相連接，模數(shù)轉(zhuǎn)換器與模擬加/減器之間設(shè)置有用于對(duì)各組件之間的失配噪聲進(jìn) 行二階整形處理的二階EffiM模塊，二階EffiM模塊的輸入端與模數(shù)轉(zhuǎn)換器的輸出端相連接，二 階DEM模塊的輸出端通過數(shù)模轉(zhuǎn)換器與模擬加/減器的輸入端相連接。
[0006] 具體的方案為：二階DEM模塊包括數(shù)字加/減法器、第一、二觸發(fā)器、數(shù)字比較器、 反相器、加法器、多路選擇器和控制位產(chǎn)生器以及外部電路提供的固定數(shù)字信號(hào)和時(shí)鐘信 號(hào)CLK ;數(shù)字加/減法器的輸出端分三路分別與數(shù)字比較器、加法器、多路選擇器相連接，外 部電路提供的固定數(shù)字信號(hào)分別輸入至數(shù)字比較器和反相器，反相器的輸出端與加法器的 輸入端相連接，數(shù)字比較器和加法器的輸出端均與多路選擇器的輸入端相連接，多路選擇 器的輸出端分兩路分別連接控制位產(chǎn)生器和第一觸發(fā)器，外部電路提供的時(shí)鐘信號(hào)CLK分 別輸入至第一、二觸發(fā)器，第一觸發(fā)器的輸出端與第二觸發(fā)器的輸入端相連接，第二觸發(fā)器 的輸出端與數(shù)字加/減法器相連接，第一觸發(fā)器的輸出端還通過倍乘器與數(shù)字加/減法器 相連接。模數(shù)轉(zhuǎn)換器為4-位快閃式模數(shù)轉(zhuǎn)換器，數(shù)模轉(zhuǎn)換器為4位數(shù)模轉(zhuǎn)換器。
[0007] 上述技術(shù)方案中，通過采用增加反饋因子的方式，在噪聲傳遞函數(shù)中引入零點(diǎn)，降 低了信號(hào)基帶內(nèi)的噪聲功率，提高了其信噪比和系統(tǒng)精度；通過采用二階Σ-ADEM(動(dòng)態(tài) 元件匹配）技術(shù)，對(duì)失配噪聲進(jìn)行二階抑制，提高了整個(gè)Σ-Λ模數(shù)轉(zhuǎn)換器的信噪失真比 和無雜散動(dòng)態(tài)范圍。較之傳統(tǒng)Σ-Λ模數(shù)轉(zhuǎn)換器，該發(fā)明中的Σ-Λ模數(shù)轉(zhuǎn)換器具有更高 精度和低失真的特點(diǎn)。
【附圖說明】
[0008] 圖1為本發(fā)明的結(jié)構(gòu)原理框圖；
[0009] 圖2為本發(fā)明的電路實(shí)現(xiàn)原理圖；
[0010] 圖3為圖2中跨導(dǎo)運(yùn)算放大器的電路結(jié)構(gòu)原理圖；
[0011] 圖4為圖2中4位快閃式模數(shù)轉(zhuǎn)換器電路結(jié)構(gòu)原理圖；
[0012] 圖5為圖4中比較器的電路結(jié)構(gòu)原理圖；
[0013] 圖6為圖2中4位數(shù)模轉(zhuǎn)換器的電路結(jié)構(gòu)原理圖；
[0014] 圖7為圖1中二階DEM模塊的電路結(jié)構(gòu)原理圖；
[0015] 圖8為圖6中開關(guān)電容陣列的電容選擇示意圖；
[0016] 圖9為本發(fā)明中所用開關(guān)的電路結(jié)構(gòu)原理圖。
【具體實(shí)施方式】
[0017] 為了使本發(fā)明的目的及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合實(shí)施例對(duì)本發(fā)明進(jìn)行具體說 明。應(yīng)當(dāng)理解，以下文字僅僅用以描述本發(fā)明的一種或幾種具體的實(shí)施方式，并不對(duì)本發(fā)明 具體請(qǐng)求的保護(hù)范圍進(jìn)行嚴(yán)格限定。
[0018] 本發(fā)明采取的技術(shù)方案如圖1所示，一種高精度低失真數(shù)模轉(zhuǎn)換器，包括信號(hào)輸 入端INPUT、信號(hào)輸出端OUTPUT，以及前后順次相互連接的用于對(duì)信號(hào)進(jìn)行處理的模擬加/ 減器10,第一、二模擬積分器，模擬加法器40和模數(shù)轉(zhuǎn)換器；模擬加/減器10和第一模擬 積分器31之間設(shè)置第一增益放大級(jí)21，第一、二模擬積分器之間設(shè)置第二增益放大級(jí)22， 第二模擬積分器32與模數(shù)轉(zhuǎn)換器50之間設(shè)置有模擬增益級(jí)23 ;第一模擬積分器31的信 號(hào)輸出端還通過第四增益放大級(jí)24與模擬加法器40相連接，第二模擬積分器32的信號(hào)輸 出端還通過反饋增益放大級(jí)60與模擬加/減器10相連接，信號(hào)輸入端INPUT分兩路分別 與模擬加/減器10和模擬加法器40相連接，信號(hào)輸出端OUTPUT與模數(shù)轉(zhuǎn)換器50的輸出 端相連接，模數(shù)轉(zhuǎn)換器50與模擬加/減器10之間設(shè)置有用于對(duì)各組件之間的失配噪聲進(jìn) 行二階整形處理的二階DEM模塊70,二階DEM模塊70的輸入端與模數(shù)轉(zhuǎn)換器50的輸出端 相連接，二階DEM模塊70的輸出端通過數(shù)模轉(zhuǎn)換器80與模擬加/減器10的輸入端相連 接。本發(fā)明在傳統(tǒng)Σ-△模數(shù)轉(zhuǎn)換器50結(jié)構(gòu)基礎(chǔ)上，通過采用增加反饋因子的方式，在噪聲 傳遞函數(shù)中引入零點(diǎn)，從而降低信號(hào)基帶內(nèi)的噪聲功率，提高其信噪比和系統(tǒng)精度；為了克 服多位數(shù)模轉(zhuǎn)換器80中器件陣列失配所造成的線性度的降低，通過采用二階sigma-delta DEM(動(dòng)態(tài)元件匹配）技術(shù)，對(duì)失配噪聲進(jìn)行二階抑制，從而提高整個(gè)Σ-Λ模數(shù)轉(zhuǎn)換器50 的信噪失真比和無雜散動(dòng)態(tài)范圍。
[0019] 輸入信號(hào)從INPUT端進(jìn)入，分兩路分別進(jìn)入模擬加/減器10和模擬加法器40 ;輸 入信號(hào)與來自反饋增益放大級(jí)60的輸出信號(hào)和4位數(shù)模轉(zhuǎn)換器80的輸出信號(hào)進(jìn)行求差運(yùn) 算，所得輸出結(jié)果進(jìn)入第一增益放大級(jí)21 ;第一增益放大級(jí)21的輸出信號(hào)進(jìn)入第一模擬積 分器31，所產(chǎn)生的輸出信號(hào)分兩路分別進(jìn)入第二增益放大級(jí)22和第四增益放大級(jí)24中； 經(jīng)過第二增益放大級(jí)22放大后的信號(hào)進(jìn)入第二模擬積分器32中；第二模擬積分器32的輸 出信號(hào)分兩路分別進(jìn)入模擬增益級(jí)23和反饋增益放大級(jí)60中；模擬增益級(jí)23的輸出信 號(hào)與第四增益放大級(jí)24的輸出信號(hào)同時(shí)進(jìn)入模擬加法器40進(jìn)行求和運(yùn)算，所得結(jié)果進(jìn)入 4位快閃式模數(shù)轉(zhuǎn)換器50中；4位快閃式模數(shù)轉(zhuǎn)換器50的輸出結(jié)果分兩路，一路通過輸出 端口 OUTPUT輸出，一路進(jìn)入二階DEM模塊70中并產(chǎn)生32位數(shù)字信號(hào)送入4位數(shù)模轉(zhuǎn)換器 80中；4位數(shù)模轉(zhuǎn)換器80的輸出信號(hào)和反饋增益放大級(jí)60的輸出信號(hào)同時(shí)進(jìn)入模擬加/ 減器102中進(jìn)行運(yùn)算。
[0020] 整個(gè)二階Σ-Λ模數(shù)轉(zhuǎn)換器50采用全差分結(jié)構(gòu)實(shí)現(xiàn)，以減小共模噪聲的影響，如 圖2所示。IN+和IN-分別為信號(hào)正、負(fù)輸入端，OUTPUT+和OUTPUT-分別為信號(hào)正、負(fù)輸出 端，phi 1和phi2為外部電路提供的兩相互補(bǔ)時(shí)鐘信號(hào)，Vrefp和Vrefn為外部電路提供 的正、負(fù)參考電平，Vcm為外部電路提供的共模電平；輸入信號(hào)從正極IN+進(jìn)入后，分兩路分 別連接開關(guān)Swl的輸入端和4位數(shù)模轉(zhuǎn)換器80,參考電平Vrefp和Vrefn為4位數(shù)模轉(zhuǎn)換 器80提供正、負(fù)參考電平，開關(guān)Swl的輸出端分兩路分別連接電容Cfwl的一端和開關(guān)Sw2 的輸出端，開關(guān)Sw2的輸入端連接共模電平新信號(hào)Vcm ;4位數(shù)模轉(zhuǎn)換器80的輸出端分三 路分別連接電容Cfbl的一端、開關(guān)Sw6的輸入端和開關(guān)Sw21的輸出端，電容Cfbl的另一 端連接開關(guān)Sw3的的輸出端，開關(guān)Sw3的輸入端分別連接電容Cf3的一端、開關(guān)Sw9的輸入 端和跨導(dǎo)運(yùn)算放大器0TA2的正極輸出端；開關(guān)Sw21的輸入端連接共模電平信號(hào)Vcm，開關(guān) Sw6的輸出端連接電容Cfl的一端和跨導(dǎo)運(yùn)算放大器OTAl的負(fù)極輸入端，電容Cfl的另一 端連接跨導(dǎo)運(yùn)算放大器OTAl的正極輸出端并同時(shí)連接