本技術(shù)案主張美國第18/133,056號專利申請案的優(yōu)先權(quán)(即優(yōu)先權(quán)日為“2023年4月11日”)，其內(nèi)容以全文引用的方式并入本文中。本公開涉及一種半導(dǎo)體結(jié)構(gòu)及其制備方法。特別地，本公開包括一種半導(dǎo)體存儲器結(jié)構(gòu)及其制備方法。

背景技術(shù)：

1、隨著半導(dǎo)體產(chǎn)業(yè)進入先進技術(shù)節(jié)點，為追求更高的裝置性能和更高的裝置密度，它已在微影技術(shù)方面達到了先進的精度。為了進一步減小裝置尺寸，元件尺寸和不同元件之間的距離必須按比例減小。然而，隨著元件尺寸的縮小以及不同元件之間距離的減少，精確控制尺寸和距離的挑戰(zhàn)也隨之出現(xiàn)。

2、半導(dǎo)體元件縮小的一個問題，就是在整個半導(dǎo)體晶圓上的元件平面度。為了保持不同半導(dǎo)體元件水平之間的品質(zhì)一致性，需要在單一半導(dǎo)體晶圓和不同的半導(dǎo)體晶圓之間實現(xiàn)高平整度均勻性，以確保元件層達到高平整度均勻性。然而，在制備半導(dǎo)體元件時，通常會受到縮小設(shè)備占地面積和在平坦化過程中涉及的各種材料層的限制，因此制備出的半導(dǎo)體元件的平坦度通常會受到限制。因此，需要研究改進的方法和結(jié)構(gòu)，以提供可靠的平坦化方案，確保半導(dǎo)體元件的可靠性和性能。

3、上文的“先前技術(shù)”說明僅是提供背景技術(shù)，并未承認上文的“先前技術(shù)”說明揭示本公開的標的，不構(gòu)成本公開的先前技術(shù)，且上文的“先前技術(shù)”的任何說明均不應(yīng)作為本案的任一部分。

技術(shù)實現(xiàn)思路

1、本公開的一方面提供一種半導(dǎo)體結(jié)構(gòu)，該半導(dǎo)體結(jié)構(gòu)包括：一數(shù)據(jù)存儲單元，其設(shè)置于一第一介電層中；一字元線，其設(shè)置于該數(shù)據(jù)存儲單元的上方；一導(dǎo)電墊的陣列，其設(shè)置于該字元線的上方；一硬遮罩層，其設(shè)置在該導(dǎo)電墊的陣列的上方；及一第二介電層，其橫向包圍該硬遮罩層和該導(dǎo)電墊的陣列，該第二介電層與該硬遮罩層齊平。

2、根據(jù)本公開的一些實施例，該導(dǎo)電墊的陣列形成一圖案，該圖案遵循該硬遮罩層的一圖案。

3、根據(jù)本公開的一些實施例，半導(dǎo)體結(jié)構(gòu)還包括一抗反射涂層，其設(shè)置于該硬遮罩層的上方。

4、根據(jù)本公開的一些實施例，半導(dǎo)體結(jié)構(gòu)還包括一第三介電層，其設(shè)置于該第二介電層的上方。

5、根據(jù)本公開的一些實施例，其中該第三介電層與該第二介電層齊平。

6、根據(jù)本公開的一些實施例，該第二介電層填充該導(dǎo)電墊的陣列之間的一空間。

7、根據(jù)本公開的一些實施例，半導(dǎo)體結(jié)構(gòu)還包括多個通道層，其延伸穿過該字元線。

8、根據(jù)本公開的一些實施例，半導(dǎo)體結(jié)構(gòu)還包括一絕緣膜，其設(shè)置于該字元線和該些通道層之間。

9、根據(jù)本發(fā)明一些實施例，該些通道層包括導(dǎo)電氧化物。

10、根據(jù)本公開的一些實施例，半導(dǎo)體還包括一導(dǎo)電層，其將該數(shù)據(jù)存儲單元電耦合到該些通道層，其中該導(dǎo)電層包括氧化物。

11、本公開的一個方面提供一種半導(dǎo)體結(jié)構(gòu)的制備方法。該制備方法包括：形成一字元線在一第一介電層中，該第一介電層位于一基底的上方；形成一通道層穿過該字元線；形成一導(dǎo)電材料在該通道層的上方；形成一蝕刻停止層在該導(dǎo)電材料的上方；圖案化該蝕刻停止層以形成一導(dǎo)電墊的一圖案；將蝕刻停止層的圖案作為一蝕刻遮罩蝕刻該導(dǎo)電材料以形成一導(dǎo)電墊；沉積一第二介電層在該蝕刻停止層和該第一介電層的上方；及平坦化該第二介電層，其中平坦化后在該導(dǎo)電墊上留下該蝕刻停止層的至少一部分。

12、根據(jù)本公開的一些實施例，平坦化包括使用化學(xué)機械研磨操作。

13、根據(jù)本公開一些實施例，在化學(xué)機械研磨操作期間，該蝕刻停止層與該第二介電層齊平。

14、根據(jù)本公開的一些實施例，該制備方法還包括將該蝕刻停止層的全部從該導(dǎo)電墊去除。

15、根據(jù)本公開的一些實施例，去除整個蝕刻停止層的全部將在該第二介電層中留下一第一溝槽，還包括沉積該導(dǎo)電材料在該第二介電層的上方和該第一溝槽中。

16、根據(jù)本公開的一些實施例，該制備方法還包括薄化該導(dǎo)電材料以暴露該第二介電層。

17、根據(jù)本公開的一些實施例，該基底包括一第一區(qū)域和一第二區(qū)域，該導(dǎo)電墊設(shè)置在該基底的該第一區(qū)域中，還包括在該導(dǎo)電材料沉積在該第一溝槽中之前，在該第二區(qū)域中蝕刻一通孔。

18、根據(jù)本公開的一些實施例，沉積該導(dǎo)電材料在該第一溝槽中的步驟包括用該導(dǎo)電材料填充該通孔以形成一導(dǎo)電通孔。

19、根據(jù)本公開的一些實施例，沉積該導(dǎo)電材料在該第一溝槽中的步驟包括用該導(dǎo)電材料填充該通孔以形成一導(dǎo)電通孔。

20、根據(jù)本公開的一些實施例，該制備方法還包括通過蝕刻該導(dǎo)電墊的一部分和該第二介電層的一部分，在該第二介電層中形成一第二溝槽。

21、根據(jù)本公開的一些實施例，形成該第二溝槽會導(dǎo)致在該第二溝槽中形成的一位元線與該導(dǎo)電墊電耦合。

22、根據(jù)本公開的一些實施例，該制備方法進一步包括沉積一第三介電層以填充該第二溝槽。

23、根據(jù)本公開的一些實施例，該制備方法還包括形成一電容器在一第四介電層，該第四介電層位于該第一介電層的下方。

24、根據(jù)本公開一些實施例，該制備方法還包括在形成該通道層之前，沉積一絕緣膜在該字元線的一側(cè)壁上。

25、根據(jù)本公開的一些實施例，該第二介電層橫向包圍該導(dǎo)電墊。

26、本公開的一個方面提供一種半導(dǎo)體結(jié)構(gòu)的制備方法。該制備方法包括：形成一數(shù)據(jù)存儲單元在一第一介電層內(nèi)；沉積一字元線在該數(shù)據(jù)存儲單元的上方；形成一導(dǎo)電材料在該字元線的上方；形成一經(jīng)圖案化的硬遮罩層在該導(dǎo)電材料的上方；通過該經(jīng)圖案化的硬遮罩層蝕刻該導(dǎo)電材料以形成一導(dǎo)電墊；沉積一第二介電層在該經(jīng)圖案化的硬遮罩層的上方；及移除該第二介電層，其中在移除期間至少留下該經(jīng)圖案化的硬遮罩層的一部份。

27、根據(jù)本公開的一些實施例，該制備方法還包括去除該蝕刻停止層。

28、根據(jù)本公開的一些實施例，該制備方法還包括通過該字元線形成一第一導(dǎo)電氧化物層。

29、根據(jù)本公開的一些實施例，該第一導(dǎo)電氧化層包括銦鎵鋅氧化物。

30、根據(jù)本公開的一些實施例，該制備方法進一步包括在沉積該導(dǎo)電材料之前，在該第一導(dǎo)電氧化物層和該字元線上沉積一第二導(dǎo)電氧化物層。

31、根據(jù)本公開的一些實施例，該第二氧化物層包括鈦銦氧化物。

32、根據(jù)本公開的一些實施例，該經(jīng)圖案化的硬遮罩由與該第一介電層不同的材料形成。

33、根據(jù)本公開的一些實施例，該制備方法還包括沉積一第三介電層以覆蓋該第二介電層。

34、根據(jù)本公開的一些實施例，去除該第二介電層使該第二介電層的上表面與該第三介電層的上表面齊平。

35、根據(jù)本公開的一些實施例，該制備方法還包括在去除該經(jīng)圖案化的硬遮罩之后，在導(dǎo)電墊上沉積另一部分的導(dǎo)電材料。

36、通過本公開的提出的平坦化方案，半導(dǎo)體結(jié)構(gòu)的材料層可以獲得高度的平坦化，并且可以進一步提高電性能和可靠性。因此，元件品質(zhì)的均一性可以在最小化制程變更的附加成本下得到提高。

37、上文已相當(dāng)廣泛地概述本公開的技術(shù)特征及優(yōu)點，使下文的本公開詳細描述得以獲得較佳了解。構(gòu)成本公開的權(quán)利要求標的的其它技術(shù)特征及優(yōu)點將描述于下文。本公開所屬技術(shù)領(lǐng)域中具有通常知識者應(yīng)了解，可相當(dāng)容易地利用下文揭示的概念與特定實施例可作為修改或設(shè)計其它結(jié)構(gòu)或制程而實現(xiàn)與本公開相同的目的。本公開所屬技術(shù)領(lǐng)域中具有通常知識者亦應(yīng)了解，這類等效建構(gòu)無法脫離后附的權(quán)利要求所界定的本公開的精神和范圍。