本發(fā)明涉及一種低潛通cmos三態(tài)輸出電路，屬于電路系統(tǒng)可靠性領(lǐng)域。

背景技術(shù)：

冷備份是一種應(yīng)用在子電路/系統(tǒng)中的容余設(shè)計(jì)。隨著系統(tǒng)復(fù)雜程度的提高,元器件無供電狀況下不可能被人為拔出，作為備份的電路仍然連接著總線，這就存在電路潛通的風(fēng)險(xiǎn)。通常表現(xiàn)為主機(jī)通過低阻通路向備機(jī)漏電，致使本應(yīng)處于空閑關(guān)機(jī)狀態(tài)的備機(jī)電路帶有一定的小于器件額定要求的潛通電壓，從而導(dǎo)致系統(tǒng)功能異常，給整個(gè)電路系統(tǒng)工作的可靠性帶來問題。

一般的三態(tài)輸出電路應(yīng)用于冷備份系統(tǒng)中時(shí),存在兩個(gè)漏電通路。1、輸出驅(qū)動管p1導(dǎo)通形成的源漏之間的漏電通路，造成輸出端對電源漏電2、輸出驅(qū)動管p1存在輸出端到阱的正向連接的寄生二極管，該二極管構(gòu)成輸出端口到電源的漏電通路，見圖1。

隨著系統(tǒng)復(fù)雜程度的提高，冷備份潛通漏電對系統(tǒng)的影響越來越大：1、冷備份器件端口為高電平時(shí)掉電，由于存在低阻狀態(tài)，電源電壓被嵌位在某一電平值，使得與該電源相連的電路系統(tǒng)工作異常。2、由于冷備器件與主份器件共用總線，總線上信號電平變化使得備份電路產(chǎn)生總線對電源的低阻通路，從而影響總線上正常信號的傳輸，也有可能使與備份電路通電源的電路系統(tǒng)工作異常，造成整個(gè)系統(tǒng)的工作異常。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的技術(shù)解決問題是：克服現(xiàn)有工藝技術(shù)的不足，提供一種低潛通cmos三態(tài)輸出電路，一方面在電源掉電過程中，不存在輸出端口到電源的潛通路，保證器件輸出端口所接總線為高電平信號時(shí)，電路電源電壓可以完成正常上電狀態(tài)至冷備份工作狀態(tài)的切換；另一方面，系統(tǒng)中備份電路電源電壓為零，輸出端口所接總線信號電平的變化不會對備份電路電源端產(chǎn)生潛通漏電流，系統(tǒng)可正常工作。

本發(fā)明的技術(shù)解決方案是：一種低潛通cmos三態(tài)輸出電路，其特征在于：包括輸出驅(qū)動管柵端控制電路、傳輸門邏輯電路、阱電位偏置電路、阱偏置管柵電壓控制電路以及輸出驅(qū)動電路；

輸出驅(qū)動管柵端控制電路用于截止輸出驅(qū)動管自身的反向潛通電流；

傳輸門邏輯電路用于防止輸出驅(qū)動管柵端電位為高時(shí)通過前級緩沖器對電源端漏電；

阱電位偏置電路用于控制輸出驅(qū)動管阱電位，使三態(tài)輸出電路正常上電時(shí)，輸出驅(qū)動管阱電位為電源電平；

阱偏置管柵電壓控制電路在三態(tài)輸出電路處于冷備份工作狀態(tài)時(shí)，切斷輸出驅(qū)動管的阱到電源的漏電通路；

輸出驅(qū)動電路控制輸出端輸出三態(tài)信號。

所述輸出驅(qū)動管柵控電路由pmos管p2構(gòu)成，傳輸門邏輯電路由傳輸門t1構(gòu)成，阱電位偏置電路由pmos管p3構(gòu)成，阱偏置管柵電壓控制電路包括nmos管n2、nmos管n3、pmos管p5和二極管d1；輸出驅(qū)動電路包括pmos管p1和nmos管n1；

傳輸門t1由pmos管和nmos管組成，t1的一端接控制信號va，另一端接pmos管p2的源端，t1中的nmos管柵端接電源vcc，t1中的pmos管柵端與p3的柵端相連；pmos管p2的柵端接電源vcc，源端與p1的柵端相連，pmos管p2的漏端連接輸出端vout；pmos管p1的源端接電源vcc，pmos管p1的漏端、nmos管n1的漏端以及pmos管p2的漏端相連，nmos管n1的源端和阱端接地，nmos管n1的柵端與控制信號vb連接；pmos管p3源端接電源vcc；二極管d1的正極接pmos管p5的源端，負(fù)極同時(shí)接pmos管p3的柵端及nmos管n2的漏端，nmos管n2的柵端接電源vcc，nmos管n2的源端與nmos管n3的漏端相連，nmos管n2的阱端與n3的阱端以及n3的源端連接后接地，nmos管n3的柵端接控制信號；pmos管p5的柵端接電源vcc，漏端接連接輸出端vout；pmos管p3的漏端、pmos管p3的阱端、pmos管p1的阱端、pmos管p2的阱端、pmos管p5的阱端以及t1中的pmos管阱端相連；所述控制信號va和vb為前級緩沖器的輸出。

所述nmos管n3柵端連接的控制信號滿足如下要求：當(dāng)輸出端vout輸出為高電平或低電平時(shí)，該控制信號為高電平；當(dāng)輸出端vout輸出為高阻狀態(tài)時(shí)，該控制信號為低電平。

與現(xiàn)有技術(shù)相比，本發(fā)明具有如下有益效果：

(1)本發(fā)明通過電路結(jié)構(gòu)設(shè)計(jì)，保證輸出驅(qū)動能力，同時(shí)切斷輸出驅(qū)動管及寄生阱二極管形成的端口對電源的漏電通路。

(2)采用二極管，使節(jié)點(diǎn)n1的電位在斷電過程中保持高電位，阱偏置pmos管對電源處于截止?fàn)顟B(tài)，電路輸出端對電源為高阻。當(dāng)輸出端接總線信號為高電平，系統(tǒng)掉電時(shí)，不存在端口對電源的漏電通路，電路電源電壓可以完成正常上電狀態(tài)至冷備份工作狀態(tài)的切換，保證系統(tǒng)穩(wěn)定可靠掉電。

(3)電路電源電壓為零，總線信號電平高低變化時(shí)，二極管d1正向?qū)?，反向截止，使得n1節(jié)點(diǎn)保持高電平，pmos管p3截止，截?cái)嘹鍖﹄娫吹穆╇娡?，總線上信號電平的變化不會在電路電源端產(chǎn)生潛通電壓，保證系統(tǒng)正常工作。

附圖說明

圖1為一般cmos三態(tài)輸出電路結(jié)構(gòu)圖；

圖2為本發(fā)明的低潛通cmos三態(tài)輸出電路結(jié)構(gòu)圖；

圖3為本發(fā)明的低潛通cmos三態(tài)輸出電路在高阻態(tài)輸出端接高電平電源掉電時(shí)端口漏電流仿真波形圖(實(shí)線)以及不做上下電控制的電路端口漏電流仿真波形圖(虛線)；

圖4為本發(fā)明的低潛通cmos三態(tài)輸出電路阱偏置管p3和輸出驅(qū)動管p1在端口信號電平變化時(shí)柵電平的仿真波形圖。

具體實(shí)施方式

如圖2所示，為本發(fā)明一種低潛通cmos三態(tài)輸出電路的結(jié)構(gòu)圖，包括輸出驅(qū)動管柵端控制電路1，傳輸門邏輯電路2，阱電位偏置電路3，阱偏置管柵電壓控制電路4。輸出驅(qū)動管柵端控制電路1用于截止輸出驅(qū)動管自身的反向潛通電流。傳輸門邏輯電路2用于防止輸出驅(qū)動管柵端通過前級緩沖器對電源端漏電。阱電位偏置電路3用于控制輸出驅(qū)動管阱電位，使三態(tài)輸出電路正常上電時(shí)，輸出驅(qū)動管阱電位為電源電平。阱偏置管柵電壓控制電路4在三態(tài)輸出電路處于冷備份工作狀態(tài)時(shí)，切斷輸出驅(qū)動管的阱到電源的潛在漏電通路。輸出驅(qū)動電路5控制輸出端輸出三態(tài)信號。

輸出驅(qū)動管柵控電路1由pmos管p2構(gòu)成，傳輸門邏輯電路2由傳輸門t1構(gòu)成，阱電位偏置電路3由pmos管p3構(gòu)成，阱偏置管柵電壓控制電路4包括nmos管n2、nmos管n3、pmos管p5和二極管d1；輸出驅(qū)動電路5包括pmos管p1和nmos管n1。

傳輸門t1由pmos管和nmos管組成，t1的一端接控制信號va，另一端接pmos管p2的源端，t1中的nmos管柵端接電源vcc，t1中的pmos管柵端與p3的柵端相連；pmos管p2的柵端接電源vcc，源端與p1的柵端相連，pmos管p2的漏端連接輸出端vout；pmos管p1的源端接電源vcc，pmos管p1的漏端、nmos管n1的漏端以及pmos管p2的漏端相連，nmos管n1的源端和阱端接地，nmos管n1的柵端與控制信號vb連接；pmos管p3源端接電源vcc；二極管d1的正極接pmos管p5的源端，負(fù)極同時(shí)接pmos管p3的柵端及nmos管n2的漏端，nmos管n2的柵端接電源vcc，nmos管n2的源端與nmos管n3的漏端相連，nmos管n2的阱端與n3的阱端以及n3的源端連接后接地，nmos管n3的柵端接控制信號；pmos管p5的柵端接電源vcc，漏端接連接輸出端vout；pmos管p3的漏端、pmos管p3的阱端、pmos管p1的阱端、pmos管p2的阱端、pmos管p5的阱端以及t1中的pmos管阱端相連；控制信號va和vb為前級緩沖器的輸出。

nmos管n3柵端連接的控制信號滿足如下要求：當(dāng)輸出端vout輸出為高電平或低電平時(shí)，該控制信號為高電平；當(dāng)輸出端vout輸出為高阻狀態(tài)時(shí)，該控制信號為低電平。

二極管d1的正向?qū)妷阂∮谳敵鲵?qū)動管寄生二極管的正向?qū)妷骸?/p>

本發(fā)明電路采用cmos生產(chǎn)工藝，所用到的mos管均為增強(qiáng)型mos管，二極管為n阱二極管。

本發(fā)明用途是：一、電路上電后具有三態(tài)輸出功能；二、電路輸出端口具有冷備份功能，即電路電源電壓為零時(shí)，端口對電源或地為高阻狀態(tài)；三、電源電壓下降過程中，電路輸出端對電源或地為高阻，總線應(yīng)用時(shí)，保證輸出端與總線隔離，如果總線信號為高電平，不存在輸出端口對電源或地端的漏電通路，電路可由正常上電狀態(tài)切換至冷備份(電路電源電壓為零)工作狀態(tài)；四、處于冷備份狀態(tài)時(shí)，如果輸出端口所接總線信號為高低變化信號，不存在端口對電源及地的漏電通路。

下面具體闡述本發(fā)明電路的工作原理：

輸出驅(qū)動管柵控電路1在電源電壓為零，輸出端口總線上電壓為高電平時(shí)，p2為源級跟隨器，源端電位等于端口電位為高，則驅(qū)動管p1截止，端口高電平不會通過p1傳至電源端。

在電源掉電至零后，輸出端口電平為高時(shí)，傳輸門與p1的柵連接點(diǎn)處電位為高，如果傳輸門t1的pmos管柵端接地，則高電平會通過傳輸門邏輯傳至前級，造成到電源端的潛通。為防止柵端通過前級緩沖器對電源端漏電，傳輸門邏輯電路2中，傳輸門t1的pmos管柵電位接在二極管d1的負(fù)極，正常上電時(shí)，pmos管柵為低電平，傳輸門t1正常進(jìn)行數(shù)據(jù)傳輸；輸出高阻時(shí)，va為高，p1的柵電位為高，不存在端口到電源的潛通路，保證輸出高阻；在電源掉電至零后，輸出端為高電平時(shí)，節(jié)點(diǎn)n1電平為高，傳輸門t1截止，截?cái)鄍2源端高電平通過前級緩沖器對電源端的漏電通路。

阱電位偏置電路3中的pmos管p3，正常輸出時(shí)，p3管的柵電壓為低，p3管導(dǎo)通，輸出高電平驅(qū)動管p1的阱電位被拉至電源電位。電源掉電至低，且端口加高電平時(shí)，p1管阱電位保持在輸出端電壓減去pmos管寄生二極管的正向壓降(vout-vd)，這時(shí)p3的柵電壓為輸出端電壓減二極管d1的正向壓降，則p3截止，不存在p1管襯底到電源端的漏電通路。

在阱偏置管柵電壓控制電路4中，當(dāng)電源正常上電時(shí)，pmos管p5截止，nmos管n2導(dǎo)通，n3的柵電位由內(nèi)部控制電路產(chǎn)生，當(dāng)輸出有效，輸出為高或低電平時(shí)n3柵電位為高，n3導(dǎo)通，p3的柵電位為低，阱電位等于電源電壓；當(dāng)輸出高阻時(shí)，內(nèi)部控制電路輸出為低，n3管截止，同時(shí)p5截止，p3柵端電位維持不變；在電源掉電至零后，nmos管n2、n3的柵電位為低，n2、n3截止，當(dāng)輸出端電平為高時(shí)，p5導(dǎo)通，二極管d1正向?qū)?，p3柵端為高電平，當(dāng)輸出端為低時(shí)，二極管d1處于反向截止?fàn)顟B(tài)，p3柵端電位維持原電平狀態(tài)。

電源正常上電，電路為輸出狀態(tài)時(shí)，n2、n3導(dǎo)通，p5截止，節(jié)點(diǎn)n1電位為低，p3管導(dǎo)通，輸出驅(qū)動管p1阱電位等于電源電位，p1管處于正常工作狀態(tài)，該結(jié)構(gòu)不影響電路的輸出驅(qū)動能力。

當(dāng)總線應(yīng)用電路輸出高阻態(tài)，電路斷電，為保證電路與總線隔離，應(yīng)使電路輸出端與電源、地端應(yīng)為高阻狀態(tài)。電源掉電，則驅(qū)動管n1截止，輸出端口對地為高阻，不存在輸出端口對地端的漏電通路。

當(dāng)輸出為高阻，端口為高電平時(shí)，電源掉電，n2、n3截止，p5導(dǎo)通，節(jié)點(diǎn)n1為高電平，p3截止，則阱到電源的漏電通路被切斷；p2導(dǎo)通，p1的柵端電平被拉至高電平，則p1截止，輸出端口通過驅(qū)動管到電源的漏電通路被切斷；電源掉電后，傳輸門電路t1的nmos管截止，pmos管柵電位為高，處于反向截止?fàn)顟B(tài)，則輸出端通過前級緩沖器對電源的漏電通路被切斷,電路輸出端對電源為高阻。這時(shí)，不存在輸出端口對電源的漏電通路。電源端無潛通電壓，電路電源可正常掉電至0電平，不影響系統(tǒng)的正常工作。

當(dāng)電路電源為0，輸出端信號電平高低變化時(shí)，n2、n3截止，p5導(dǎo)通，端口信號電平為高時(shí)，節(jié)點(diǎn)n1為高電平，阱電位為高，p3管截止，不存在阱到電源的漏電通路，

阱電位維持高電平，p5導(dǎo)通，此時(shí)二極管d1處于反向截止?fàn)顟B(tài)，使得節(jié)點(diǎn)n1維持高電平，保證p3管處于截止?fàn)顟B(tài)，不存在阱到電源的漏電通路。p2導(dǎo)通，輸出為高電平時(shí)，p1的柵端電平被拉至高電平，則p1截止，輸出端口通過驅(qū)動管到電源的漏電通路被切斷。當(dāng)電路電源為0，輸出端信號電平高低變化時(shí)，不存在輸出端口到電源的漏電通路。

如圖3所示，實(shí)線為本發(fā)明的低潛通cmos三態(tài)輸出電路，端口為高電平，電源掉電時(shí)，端口漏電流仿真波形圖，虛線為相同仿真條件下，不采用本發(fā)明的n3管或者掉電時(shí)n3管的柵電平為高時(shí)，端口漏電流仿真波形圖。其中輸出端口接高電平3.6v，電源從3.6v下降至0v，可以看出，不采用本發(fā)明的n3管或者掉電時(shí)n3管的柵電平為高時(shí)電源掉電，輸出端接高電平，在電源剛掉電時(shí)，n2柵極接電源，n2導(dǎo)通，p3管柵電平為低，當(dāng)阱電位低于電源電壓時(shí)，無端口到電源的漏電，當(dāng)電源電壓繼續(xù)降低，電源電壓低于阱電位，p5和n3均導(dǎo)通，p3的柵電平使p3導(dǎo)通，阱到電源端存在較大漏電，電源電平繼續(xù)下降，n2截止，p5導(dǎo)通，節(jié)點(diǎn)n1的電平值為高，此時(shí)阱到電源漏電通路被切斷，無漏電流，如圖3中虛線所示。在實(shí)際使用中，因?yàn)橄到y(tǒng)電源對地存在電阻通路較大，掉電時(shí)，電源電壓會嵌位在一定電位上，電路不能進(jìn)入冷備份功能狀態(tài)。本發(fā)明的低潛通cmos三態(tài)輸出電路完全切斷阱對電源的漏電通路，在整個(gè)電源掉電過程，漏電流很小，為pa級漏電流，不會影響系統(tǒng)的正常使用，保證電路從正常工作狀態(tài)切換到冷備份工作狀態(tài)。

圖4為輸出端口接高低變化的電平，電源對地串4.7kω電阻，本發(fā)明的低潛通cmos三態(tài)輸出電路和不采用本發(fā)明的n3管或者掉電時(shí)n3管的柵電平為高時(shí)，輸出驅(qū)動管阱對電源漏電流仿真波形圖。上面為本發(fā)明電路仿真結(jié)果，下面為不采用本發(fā)明的n3管或者掉電時(shí)n3管的柵電平為高時(shí)的仿真結(jié)果。可以看到，本發(fā)明采用的電路結(jié)構(gòu)，由于二極管d1的正向?qū)?，反向截止特性，輸出端口信號變化兩個(gè)周期后，節(jié)電n1電位保持高電平，p3管截止，切斷阱對電源的漏電通路。不采用本發(fā)明的n3管或者掉電時(shí)n3管的柵電平為高時(shí)，阱偏置管p3隨輸出端口電平變化不停的開關(guān)，對電源頻繁充放電。

本發(fā)明輸出驅(qū)動管p1阱通過pmos管與電源端相連，正常傳輸數(shù)據(jù)時(shí)，p2管導(dǎo)通，阱電位等于電源電壓，保證器件工作正常，輸出高阻或電源為零時(shí)，輸出驅(qū)動管截止，阱電位由pmos襯底的寄生二極管拉高，且阱到電源的潛通路被切斷，從而保證不存在輸出端到電源的漏電通路。

本發(fā)明在電源電壓為零，輸出端口對電源或地為高阻狀態(tài)，總線應(yīng)用時(shí)具有很好的隔離特性，輸出端口總線電平為高或者總線信號電平變化，均不存在端口到電源的漏電通路，保證系統(tǒng)正確有效工作。

本說明書中未作詳細(xì)描述的內(nèi)容屬本領(lǐng)域?qū)I(yè)技術(shù)人員的公知技術(shù)。