基于電荷匹配的全對(duì)稱四端動(dòng)態(tài)比較器的失調(diào)校正方法
【專利摘要】本發(fā)明公開(kāi)了一種基于電荷匹配的全對(duì)稱四端動(dòng)態(tài)比較器的失調(diào)校正方法，包括以下步驟：根據(jù)時(shí)鐘信號(hào)、復(fù)位信號(hào)和校正信號(hào)控制比較器進(jìn)入失調(diào)校正狀態(tài)；向比較器的輸入端輸入共模電平信號(hào)；控制與比較器的輸出端相連的可調(diào)電容，以在可調(diào)電容的作用下使比較器輸出正負(fù)端電荷匹配，其中，可調(diào)電容通過(guò)將NMOS晶體管源極和漏極短接形成。本發(fā)明的方法能夠消除浮空節(jié)點(diǎn)對(duì)比較器速度和精度的影響，以及消除動(dòng)態(tài)比較器中各種因素引起的失調(diào)，提高電路精度。本發(fā)明還提供了一種基于電荷匹配的全對(duì)稱四端動(dòng)態(tài)比較器的失調(diào)校正系統(tǒng)。
【專利說(shuō)明】
基于電荷匹配的全對(duì)稱四端動(dòng)態(tài)比較器的失調(diào)校正方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路【技術(shù)領(lǐng)域】，特別涉及一種基于電荷匹配的全對(duì)稱四端動(dòng)態(tài)比較器的失調(diào)校正方法及系統(tǒng)。

【背景技術(shù)】
[0002]高速逐次逼近模數(shù)轉(zhuǎn)換器多應(yīng)用于無(wú)線傳感網(wǎng)絡(luò)的射頻前端接收機(jī)，在該應(yīng)用中，高速、中等轉(zhuǎn)換精度以及低功耗的模數(shù)轉(zhuǎn)換器對(duì)系統(tǒng)性能具有顯著影響。
[0003]逐次逼近模數(shù)轉(zhuǎn)換器主要包括采樣保持電路、數(shù)模轉(zhuǎn)換器、比較器和數(shù)字控制邏輯四個(gè)部分。其中比較器是逐次逼近模數(shù)轉(zhuǎn)換器中主要的功耗來(lái)源，主要分為靜態(tài)比較器和動(dòng)態(tài)比較器。其中靜態(tài)比較器通過(guò)使用運(yùn)算放大器，將輸入電壓差放大到后級(jí)所能識(shí)別的幅度，然后進(jìn)行比較。這種結(jié)構(gòu)的好處是比較器精度較高，失調(diào)較小，但是由于運(yùn)算放大器的使用，導(dǎo)致電路中靜態(tài)電流的存在，功耗較大，而且速度也較慢，所以并不適用于高速電路的設(shè)計(jì)。而在動(dòng)態(tài)比較器中，不再使用前置運(yùn)算放大器，通過(guò)正反饋鎖存器實(shí)現(xiàn)電壓的迅速判決，有利于實(shí)現(xiàn)低功耗設(shè)計(jì)，與此同時(shí)可實(shí)現(xiàn)較快的速度。但與此同時(shí)，這種結(jié)構(gòu)的失調(diào)較大，也較容易受噪聲干擾。所以采用動(dòng)態(tài)比較器時(shí)，經(jīng)常要對(duì)比較器的失調(diào)進(jìn)行校正。比較器失調(diào)的來(lái)源包括工藝偏差導(dǎo)致的晶體管尺寸不匹配以及閾值電壓偏差等方面，而各種失配因素可以等效成比較器中輸出節(jié)點(diǎn)電荷不匹配引起。


【發(fā)明內(nèi)容】

[0004]本發(fā)明旨在至少在一定程度上解決上述相關(guān)技術(shù)中的技術(shù)問(wèn)題之一。
[0005]為此，本發(fā)明的目的在于提出一種基于電荷匹配的全對(duì)稱四端動(dòng)態(tài)比較器的失調(diào)校正方法，該方法能夠消除浮空節(jié)點(diǎn)對(duì)比較器速度和精度的影響，以及消除動(dòng)態(tài)比較器中各種因素引起的失調(diào)，提聞電路精度。
[0006]本發(fā)明的另一個(gè)目的在于提供一種基于電荷匹配的全對(duì)稱四端動(dòng)態(tài)比較器的失調(diào)校正系統(tǒng)。
[0007]為達(dá)到上述目的，本發(fā)明的第一方面實(shí)施例提出了一種基于電荷匹配的全對(duì)稱四端動(dòng)態(tài)比較器的失調(diào)校正方法，包括以下步驟:根據(jù)時(shí)鐘信號(hào)、復(fù)位信號(hào)和校正信號(hào)控制比較器進(jìn)入失調(diào)校正狀態(tài)；向所述比較器的輸入端輸入共模電平信號(hào)；控制與所述比較器的輸出端相連的可調(diào)電容，以在所述可調(diào)電容的作用下使所述比較器輸出正負(fù)端電荷匹配，其中，所述可調(diào)電容通過(guò)將NMOS晶體管源極和漏極短接形成。
[0008]根據(jù)本發(fā)明實(shí)施例提出的基于電荷匹配的全對(duì)稱四端動(dòng)態(tài)比較器的失調(diào)校正方法，可實(shí)現(xiàn)比較器電路中沒(méi)有浮空節(jié)點(diǎn)，消除了浮空節(jié)點(diǎn)對(duì)比較器速度和精度的影響。另夕卜，可消除動(dòng)態(tài)比較器中各種因素引起的失調(diào)。并且對(duì)比較器輸出節(jié)點(diǎn)進(jìn)行電容補(bǔ)償，保證比較器輸出正負(fù)端電荷匹配，減小在中間級(jí)進(jìn)行校正補(bǔ)償對(duì)輸入信號(hào)端的影響，提高電路精度。
[0009]另外，根據(jù)本發(fā)明上述實(shí)施例的基于電荷匹配的全對(duì)稱四端動(dòng)態(tài)比較器的失調(diào)校正方法還可以具有如下附加的技術(shù)特征:
[0010]進(jìn)一步地，所述比較器具有第一輸出信號(hào)和第二輸出信號(hào)，所述可調(diào)電容包括第一電容和第二電容，其中，所述第一電容的一端與所述第一輸出信號(hào)相連，所述第一電容的另一端與第一校正反饋信號(hào)相連，所述第二電容的一端與所述第二輸出信號(hào)相連，所述第二電容的另一端與第二校正反饋信號(hào)相連。
[0011]進(jìn)一步地，所述第一電容和第二電容有多個(gè)晶體管并聯(lián)構(gòu)成。
[0012]進(jìn)一步地，還包括:在所述比較器處于復(fù)位狀態(tài)時(shí)，通過(guò)電平檢測(cè)電路卸放浮空節(jié)點(diǎn)寄生電荷。
[0013]本發(fā)明第二方面的實(shí)施例還提供了一種基于電荷匹配的全對(duì)稱四端動(dòng)態(tài)比較器的失調(diào)校正系統(tǒng)，包括:狀態(tài)切換模塊，所述狀態(tài)切換模塊用于根據(jù)時(shí)鐘信號(hào)、復(fù)位信號(hào)和校正信號(hào)控制比較器進(jìn)入失調(diào)校正狀態(tài)；輸入模塊，所述輸入模塊用于向所述比較器的輸入端輸入共模電平信號(hào)；控制模塊，所述控制模塊用于控制與所述比較器的輸出端相連的可調(diào)電容，以在所述可調(diào)電容的作用下使所述比較器輸出正負(fù)端電荷匹配，其中，所述可調(diào)電容通過(guò)將NMOS晶體管源極和漏極短接形成。
[0014]根據(jù)本發(fā)明實(shí)施例提出的基于電荷匹配的全對(duì)稱四端動(dòng)態(tài)比較器的失調(diào)校正系統(tǒng)，可實(shí)現(xiàn)比較器電路中沒(méi)有浮空節(jié)點(diǎn)，消除了浮空節(jié)點(diǎn)對(duì)比較器速度和精度的影響。另夕卜，可消除動(dòng)態(tài)比較器中各種因素引起的失調(diào)。并且對(duì)比較器輸出節(jié)點(diǎn)進(jìn)行電容補(bǔ)償，保證比較器輸出正負(fù)端電荷匹配，減小在中間級(jí)進(jìn)行校正補(bǔ)償對(duì)輸入信號(hào)端的影響，提高電路精度。
[0015]另外，根據(jù)本發(fā)明上述實(shí)施例的基于電荷匹配的全對(duì)稱四端動(dòng)態(tài)比較器的失調(diào)校正系統(tǒng)還可以具有如下附加的技術(shù)特征:
[0016]進(jìn)一步地，所述比較器具有第一輸出信號(hào)和第二輸出信號(hào)，所述可調(diào)電容包括第一電容和第二電容，其中，所述第一電容的一端與所述第一輸出信號(hào)相連，所述第一電容的另一端與第一校正反饋信號(hào)相連，所述第二電容的一端與所述第二輸出信號(hào)相連，所述第二電容的另一端與第二校正反饋信號(hào)相連。
[0017]進(jìn)一步地，所述第一電容和第二電容有多個(gè)晶體管并聯(lián)構(gòu)成。
[0018]進(jìn)一步地，還包括:卸放模塊，所述卸放模塊用于在所述比較器處于復(fù)位狀態(tài)時(shí)，通過(guò)電平檢測(cè)電路卸放浮空節(jié)點(diǎn)寄生電荷。
[0019]本發(fā)明附加的方面和優(yōu)點(diǎn)將在下面的描述中部分給出，部分將從下面的描述中變得明顯，或通過(guò)本發(fā)明的實(shí)踐了解到。

【專利附圖】

【附圖說(shuō)明】
[0020]本發(fā)明的上述和/或附加的方面和優(yōu)點(diǎn)從結(jié)合下面附圖對(duì)實(shí)施例的描述中將變得明顯和容易理解，其中:
[0021]圖1是通過(guò)電荷泵實(shí)現(xiàn)電流補(bǔ)償?shù)谋容^器失調(diào)方法的原理示意圖；
[0022]圖2是通過(guò)電荷泵實(shí)現(xiàn)電流補(bǔ)償?shù)谋容^器失調(diào)校正方法的校正過(guò)程波形圖；
[0023]圖3是通過(guò)比較器輸出節(jié)點(diǎn)電容補(bǔ)償?shù)男Ｕ椒ǖ脑硎疽鈭D；
[0024]圖4是根據(jù)本發(fā)明一個(gè)實(shí)施例的基于電荷匹配的全對(duì)稱四端動(dòng)態(tài)比較器的失調(diào)校正方法的流程圖；
[0025]圖5是根據(jù)本發(fā)明一個(gè)實(shí)施例的基于電荷匹配的全對(duì)稱四端動(dòng)態(tài)比較器的失調(diào)校正方法的原理示意圖；
[0026]圖6是根據(jù)本發(fā)明一個(gè)實(shí)施例的基于電荷匹配的全對(duì)稱四端動(dòng)態(tài)比較器的失調(diào)校正方法的控制信號(hào)的波形示意圖；以及
[0027]圖7是根據(jù)本發(fā)明一個(gè)實(shí)施例的基于電荷匹配的全對(duì)稱四端動(dòng)態(tài)比較器的失調(diào)校正系統(tǒng)的結(jié)構(gòu)框圖。

【具體實(shí)施方式】
[0028]下面詳細(xì)描述本發(fā)明的實(shí)施例，所述實(shí)施例的示例在附圖中示出，其中自始至終相同或類似的標(biāo)號(hào)表示相同或類似的元件或具有相同或類似功能的元件。下面通過(guò)參考附圖描述的實(shí)施例是示例性的，旨在用于解釋本發(fā)明，而不能理解為對(duì)本發(fā)明的限制。
[0029]此外，術(shù)語(yǔ)“第一”、“第二”僅用于描述目的，而不能理解為指示或暗示相對(duì)重要性或者隱含指明所指示的技術(shù)特征的數(shù)量。由此，限定有“第一”、“第二”的特征可以明示或者隱含地包括一個(gè)或者更多個(gè)該特征。在本發(fā)明的描述中，“多個(gè)”的含義是兩個(gè)或兩個(gè)以上，除非另有明確具體的限定。
[0030]在本發(fā)明中，除非另有明確的規(guī)定和限定，術(shù)語(yǔ)“安裝”、“相連”、“連接”、“固定”等術(shù)語(yǔ)應(yīng)做廣義理解，例如，可以是固定連接，也可以是可拆卸連接，或一體地連接；可以是機(jī)械連接，也可以是電連接；可以是直接相連，也可以通過(guò)中間媒介間接相連，可以是兩個(gè)元件內(nèi)部的連通。對(duì)于本領(lǐng)域的普通技術(shù)人員而言，可以根據(jù)具體情況理解上述術(shù)語(yǔ)在本發(fā)明中的具體含義。
[0031]在本發(fā)明中，除非另有明確的規(guī)定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接觸，也可以包括第一和第二特征不是直接接觸而是通過(guò)它們之間的另外的特征接觸。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或僅僅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或僅僅表示第一特征水平高度小于第二特征。
[0032]下面在描述根據(jù)發(fā)明實(shí)施例提出的基于電荷匹配的全對(duì)稱四端動(dòng)態(tài)比較器的失調(diào)校正方法及系統(tǒng)之前，先來(lái)簡(jiǎn)單描述一下相關(guān)技術(shù)中比較器失調(diào)校正方法。
[0033]在相關(guān)技術(shù)中，參照?qǐng)D1所示，采用的通過(guò)電荷泵實(shí)現(xiàn)電流補(bǔ)償?shù)谋容^器失調(diào)校正方法。該校正電路包括一個(gè)動(dòng)態(tài)比較器、失調(diào)補(bǔ)償電流源(McI和Mc2)和一個(gè)電荷泵。CLK是時(shí)鐘信號(hào)，Vin+和Vin_是比較器輸入信號(hào)，CMPtjut+和CMPtjut-是比較器輸出信號(hào)，CAL是校正信號(hào)。在復(fù)位階段，CLK為低電平，M3、M4導(dǎo)通，節(jié)點(diǎn)Di為高電平，M8、M9導(dǎo)通，比較器輸出CMPwt+和CMPtjut-復(fù)位到低電平。復(fù)位階段結(jié)束后，CLK變?yōu)楦唠娖剑琈3、M4關(guān)斷，M5導(dǎo)通。對(duì)于節(jié)點(diǎn)Di，其電壓下降的速度取決于IM5/CDi的比值，其中Im5是15的電流，Cm是比較器第一級(jí)的負(fù)載電容。Di+/D1-中電壓下降快的節(jié)點(diǎn)對(duì)應(yīng)的晶體管M8/M9先關(guān)斷，其對(duì)應(yīng)的比較器輸出節(jié)點(diǎn)先變?yōu)楦唠娖健Ｉ鲜鰹楸容^器正常工作的情況，當(dāng)比較器存在失調(diào)，需要進(jìn)行失調(diào)校正時(shí)，工作過(guò)程如下:在校正階段，所有比較器輸入節(jié)點(diǎn)接到共模電壓V-晶體管McI和Mc2用來(lái)產(chǎn)生補(bǔ)償電流，連接到比較器內(nèi)部需要電流補(bǔ)償?shù)男Ｕ?jié)點(diǎn)。McI的柵極連接到電荷泵的共模電壓Vb。Mc2的柵極連接到電容CH，Ch的初始電壓被充電到Vb。如果比較器存在一個(gè)正電壓的失調(diào)電壓Vtjffsrt，此時(shí)比較器輸出CMPtjut+為高電平，電容cHi的電壓V。因?yàn)殡姾杀玫姆烹娮饔枚陆?。這個(gè)過(guò)程在每個(gè)比較器比較周期進(jìn)行，直到V。的電壓下降到足以補(bǔ)償失調(diào)電壓Vtjffsrt，此時(shí)，比較器的輸出在高低電平間交替切換，校正完成。校正結(jié)束后，比較器進(jìn)入正常工作模式，電容Ch維持校正電壓V。，比較器失調(diào)被消除。該比較器失調(diào)校正方法具有如下缺點(diǎn):首先，動(dòng)態(tài)比較器電路中存在浮空節(jié)點(diǎn)，即晶體管M5和輸入對(duì)晶體管Ml和M2的共用節(jié)點(diǎn)。這種浮空節(jié)點(diǎn)的存在會(huì)在該節(jié)點(diǎn)引入寄生電荷，從而降低比較過(guò)程中電荷的卸放速度以及電路精度。其次，該校正結(jié)構(gòu)中的失調(diào)校正方法是對(duì)比較器的中間節(jié)點(diǎn)進(jìn)行校正補(bǔ)償，并不是對(duì)比較器的輸出節(jié)點(diǎn)直接進(jìn)行補(bǔ)償，這會(huì)對(duì)輸入端的比較器輸入信號(hào)有一定影響。該方法的較正過(guò)程波形如圖2所示。
[0034]參照?qǐng)D3所示，為通過(guò)比較器輸出節(jié)點(diǎn)電容補(bǔ)償?shù)男Ｕ椒āD3(a)為比較器電路圖，圖3(b)為比較器失調(diào)校正結(jié)構(gòu)框圖。其中Strobe為時(shí)鐘信號(hào)，Vin，P和Vin，N是比較器輸入信號(hào)，Vwt，P和ν_，Ν是比較器輸出信號(hào)。當(dāng)Strobe為低電平時(shí)，Μ7、Μ8、Μ9、Μ10導(dǎo)通，比較器處于復(fù)位狀態(tài)，P和Vtjut,輸出高電平。當(dāng)Strobe為高電平時(shí)，Ms導(dǎo)通，Vin，jP Vin，N進(jìn)行比較。該比較器的校正主要是通過(guò)補(bǔ)償由于電路失配引起的比較器兩條支路負(fù)載電容不平衡，通過(guò)在比較器輸出節(jié)點(diǎn)進(jìn)行電容補(bǔ)償，實(shí)現(xiàn)比較器失調(diào)校正。該可調(diào)電容是通過(guò)將PMOS晶體管的源極和漏極短接，利用晶體管在不同工作區(qū)域時(shí)的電容值不同來(lái)實(shí)現(xiàn)。在校正階段，比較器輸入信號(hào)Vin，jP Vin，N接到共模電平，檢測(cè)器通過(guò)比較器的輸出判定失調(diào)電壓的正負(fù)。失調(diào)電壓的正負(fù)決定了多路選擇器的輸出電壓Vvtd連到基準(zhǔn)電壓的高電平還是低電平，其中基準(zhǔn)電壓由電阻串分壓產(chǎn)生。計(jì)數(shù)器和多路選擇器通過(guò)判決，決定每個(gè)校正時(shí)鐘周期反饋到補(bǔ)償電容晶體管源漏極的電壓，進(jìn)而調(diào)整比較器輸出端的負(fù)載電容。當(dāng)補(bǔ)償電容變化到使得比較器輸出在高低電平間交替轉(zhuǎn)換，說(shuō)明校正過(guò)程結(jié)束。校正結(jié)果被存儲(chǔ)到計(jì)數(shù)器中，校正電路在比較器正常工作的情況下關(guān)斷。該比較器失調(diào)校正方法具有如下缺點(diǎn):首先，晶體管Ms和輸入對(duì)晶體管Ml和M2的連接點(diǎn)是浮空節(jié)點(diǎn)，會(huì)引入寄生電荷，降低電路轉(zhuǎn)換速度和精度。其次，該校正方法在校正階段需要通過(guò)電阻串分壓來(lái)提供校正補(bǔ)償電容一端的校正電平，為了保證電阻串分壓的準(zhǔn)確性，需要保證電阻串是單調(diào)、線性的，這樣，校正電壓的產(chǎn)生過(guò)程就會(huì)引入不匹配因素，影響電路性能。
[0035]由此可知，相關(guān)技術(shù)中的比較器失調(diào)校正方法在電路精度等方面還不能很好地滿足用戶的使用要求，有待改進(jìn)。
[0036]本發(fā)明正是基于上述問(wèn)題，而提出了一種基于電荷匹配的全對(duì)稱四端動(dòng)態(tài)比較器的失調(diào)校正方法及系統(tǒng)。
[0037]下面參照附圖描述根據(jù)本發(fā)明實(shí)施例提出的基于電荷匹配的全對(duì)稱四端動(dòng)態(tài)比較器的失調(diào)校正方法。參照?qǐng)D4所示，該基于電荷匹配的全對(duì)稱四端動(dòng)態(tài)比較器的失調(diào)校正方法，包括以下步驟:
[0038]步驟S101，根據(jù)時(shí)鐘信號(hào)、復(fù)位信號(hào)和校正信號(hào)控制比較器進(jìn)入失調(diào)校正狀態(tài)。
[0039]步驟S102，向比較器的輸入端輸入共模電平信號(hào)。
[0040]步驟S103，控制與比較器的輸出端相連的可調(diào)電容，以在可調(diào)電容的作用下使比較器輸出正負(fù)端電荷匹配，其中，可調(diào)電容通過(guò)將NMOS晶體管源極和漏極短接形成。本發(fā)明的實(shí)施例根據(jù)通過(guò)調(diào)整可調(diào)電容使比較器輸出正負(fù)端電荷匹配，從而實(shí)現(xiàn)比較器失調(diào)校正，提高電路精度。
[0041]進(jìn)一步地，在本發(fā)明的一個(gè)實(shí)施例中，上述的比較器具有第一輸出信號(hào)和第二輸出信號(hào)，可調(diào)電容包括第一電容和第二電容，其中，第一電容的一端與第一輸出信號(hào)相連，第一電容的另一端與第一校正反饋信號(hào)相連，第二電容的一端與第二輸出信號(hào)相連，第二電容的另一端與第二校正反饋信號(hào)相連。更為具體地，第一電容和第二電容有多個(gè)晶體管并聯(lián)構(gòu)成。
[0042]在一些示例中，當(dāng)比較器處于復(fù)位狀態(tài)時(shí)，通過(guò)電平檢測(cè)電路卸放浮空節(jié)點(diǎn)寄生電荷。
[0043]作為具體地示例，以下結(jié)合圖5和圖6詳細(xì)描述本發(fā)明上述的基于電荷匹配的全對(duì)稱四端動(dòng)態(tài)比較器的失調(diào)校正方法。
[0044]具體而言，如圖4所示，Vin1、Vin2、Vkef1、Vkef2為比較器輸入信號(hào)，OUTP’和0UTN’是比較器輸出信號(hào)，CLK為時(shí)鐘信號(hào)，RESET為復(fù)位信號(hào)，CALC為校正信號(hào)，CLKC為通過(guò)比較器輸出產(chǎn)生的周期性校正信號(hào)。當(dāng)CLK為低電平時(shí)，比較器處于復(fù)位狀態(tài)，失調(diào)校正未開(kāi)啟。此時(shí)，M9、M10、M11、M12導(dǎo)通，節(jié)點(diǎn)XP和XN輸出高電平，M13、M14導(dǎo)通，比較器輸出0UTP，和0UTN’置為低電平。節(jié)點(diǎn)OUTP、OUTN為高電平，CLKC為低電平。與此同時(shí)，M21、M22導(dǎo)通，節(jié)點(diǎn)G、H置為低電平，卸放浮空節(jié)點(diǎn)寄生電荷。而對(duì)于節(jié)點(diǎn)E和F，通過(guò)時(shí)鐘CLK控制的電平檢測(cè)電路實(shí)現(xiàn)復(fù)位。當(dāng)時(shí)鐘CLK為低電平，節(jié)點(diǎn)E和F不是低電平時(shí)，電平檢測(cè)電路工作，輸出高電平，M3和M4導(dǎo)通，將節(jié)點(diǎn)E和F置為低電平，此時(shí)，電平檢測(cè)電路關(guān)斷。當(dāng)時(shí)鐘CLK為高電平時(shí)，電平檢測(cè)電路關(guān)斷，對(duì)比較器的比較過(guò)程無(wú)影響。在比較器復(fù)位階段使用電平檢測(cè)電路，既可以保證卸放節(jié)點(diǎn)E和F的寄生電荷，提高速度，又可以避免M3和M4長(zhǎng)時(shí)間導(dǎo)通對(duì)節(jié)點(diǎn)XP和XN復(fù)位電平的影響。當(dāng)CLK為高電平時(shí)，Ml、M2導(dǎo)通，M5、M6、M7、M8導(dǎo)通，比較器對(duì)輸入電壓進(jìn)行比較。當(dāng)比較器進(jìn)行失調(diào)校正時(shí)，開(kāi)關(guān)S1、S2、S3、S4斷開(kāi)，開(kāi)關(guān)S5、S6、S7、S8閉合，比較器輸入端均接到共模電平VeM。當(dāng)RESET為高電平時(shí)，校正電路處于復(fù)位狀態(tài)，節(jié)點(diǎn)VCALP和VCALN為低電平，由NMOS管形成的可調(diào)電容均處于截止區(qū)。當(dāng)RESET為低電平時(shí)，同時(shí)CALC為高電平時(shí)，校正電路復(fù)位結(jié)束，可以進(jìn)行比較器失調(diào)校正過(guò)程。比較器的失調(diào)來(lái)源是工藝偏差導(dǎo)致的晶體管尺寸不匹配以及閾值電壓偏差等因素，而其影響會(huì)通過(guò)比較器輸出信號(hào)0UTP’和0UTN’反映，所以校正過(guò)程就是在比較器輸出端連接可調(diào)電容，使比較器輸出正負(fù)端電荷匹配。該可調(diào)電容通過(guò)將NMOS晶體管源極和漏極短接形成，利用晶體管在不同工作區(qū)域電容不同，通過(guò)調(diào)節(jié)柵極電壓，實(shí)現(xiàn)電容可調(diào)。可調(diào)電容Cl 一端接比較器輸出信號(hào)0UTP’，另一端接校正反饋信號(hào)VCALP ;可調(diào)電容C2 —端接比較器輸出信號(hào)0UTN’，另一端接校正反饋信號(hào)VCALN。此處的可調(diào)電容C1、C2并不是由一個(gè)晶體管實(shí)現(xiàn)，而是多個(gè)晶體管的并聯(lián)。
[0045]如果在校正階段，當(dāng)輸入端均連接到Vcm時(shí)，比較結(jié)果是0UTP’為高電平，0UTN’為低電平，經(jīng)過(guò)反相器I1、12取反后，OUTP為高電平，OUTN為低電平，CLKC為高電平。節(jié)點(diǎn)I和節(jié)點(diǎn)J為低電平，節(jié)點(diǎn)K和節(jié)點(diǎn)L為高電平，M25、M28截止，M26、M27導(dǎo)通。電容C3放電，節(jié)點(diǎn)VCALN電壓維持不變，因?yàn)樵赗ESET信號(hào)為高電平時(shí)，電容C3的電荷已經(jīng)被卸放，所以比較器輸出節(jié)點(diǎn)0UTN’端負(fù)載電荷無(wú)變化；電容C4充電，節(jié)點(diǎn)VCALP電壓升高，可變電容Cl電容值增大，比較器輸出節(jié)點(diǎn)0UTP’端負(fù)載電荷增加。比較器輸出端0UTP’負(fù)載電荷增加會(huì)減慢0UTP’端高電平的形成，當(dāng)負(fù)載電荷增加到一定值，會(huì)讓比較器輸出信號(hào)0UTP’端輸出高電平和低電平的概率相等，此時(shí)校正過(guò)程完成，比較器輸出正負(fù)端電荷匹配。當(dāng)整個(gè)校正過(guò)程結(jié)束后，CALC為低電平，M25、M26、M27、M28全部關(guān)斷，校正反饋節(jié)點(diǎn)VCALN和VCALP的電壓分別由電容C3和C4保持。開(kāi)關(guān)S1、S2、S3、S4閉合，開(kāi)關(guān)S5、S6、S7、S8斷開(kāi)，比較器輸入端接要比較的電壓值，比較過(guò)程正常進(jìn)行。其中，該過(guò)程的控制信號(hào)的波形如圖6所
/Jn ο
[0046]綜上，本發(fā)明上述實(shí)施例的方法首先保證了在電路復(fù)位階段，比較器電路中沒(méi)有浮空節(jié)點(diǎn)。其次，比較器失調(diào)校正電路本身不存在明顯的匹配問(wèn)題，避免引入新的失配因素。此外，比較器校正的補(bǔ)償電容是接到比較器的輸出端，所以避免了在比較器電路中間節(jié)點(diǎn)進(jìn)行補(bǔ)償對(duì)輸入信號(hào)精度的影響。該失調(diào)校正方法可以消除所有由工藝失配引起的晶體管尺寸不匹配以及閾值電壓偏差等匹配問(wèn)題。
[0047]根據(jù)本發(fā)明實(shí)施例提出的基于電荷匹配的全對(duì)稱四端動(dòng)態(tài)比較器的失調(diào)校正方法，可實(shí)現(xiàn)比較器電路中沒(méi)有浮空節(jié)點(diǎn)，消除了浮空節(jié)點(diǎn)對(duì)比較器速度和精度的影響。另夕卜，可消除動(dòng)態(tài)比較器中各種因素引起的失調(diào)。并且對(duì)比較器輸出節(jié)點(diǎn)進(jìn)行電容補(bǔ)償，保證比較器輸出正負(fù)端電荷匹配，減小在中間級(jí)進(jìn)行校正補(bǔ)償對(duì)輸入信號(hào)端的影響，提高電路精度。
[0048]本發(fā)明的進(jìn)一步實(shí)施例還提供了一種基于電荷匹配的全對(duì)稱四端動(dòng)態(tài)比較器的失調(diào)校正系統(tǒng)。
[0049]圖7是根據(jù)本發(fā)明一個(gè)實(shí)施例的基于電荷匹配的全對(duì)稱四端動(dòng)態(tài)比較器的失調(diào)校正系統(tǒng)的結(jié)構(gòu)框圖。如圖7所示，該系統(tǒng)700包括:狀態(tài)切換模塊710、輸入模塊720和控制模塊730。
[0050]具體而言，狀態(tài)切換模塊710用于根據(jù)時(shí)鐘信號(hào)、復(fù)位信號(hào)和校正信號(hào)控制比較器進(jìn)入失調(diào)校正狀態(tài)。輸入模塊720用于向比較器的輸入端輸入共模電平信號(hào)?？刂颇K730用于控制與比較器的輸出端相連的可調(diào)電容，以在可調(diào)電容的作用下使比較器輸出正負(fù)端電荷匹配，其中，可調(diào)電容通過(guò)將NMOS晶體管源極和漏極短接形成。本發(fā)明實(shí)施例的系統(tǒng)根據(jù)通過(guò)調(diào)整可調(diào)電容使比較器輸出正負(fù)端電荷匹配，從而實(shí)現(xiàn)比較器失調(diào)校正，提聞電路精度。
[0051]進(jìn)一步地，在本發(fā)明的一個(gè)實(shí)施例中，上述的比較器具有第一輸出信號(hào)和第二輸出信號(hào)，可調(diào)電容包括第一電容和第二電容，其中，第一電容的一端與第一輸出信號(hào)相連，第一電容的另一端與第一校正反饋信號(hào)相連，第二電容的一端與第二輸出信號(hào)相連，第二電容的另一端與第二校正反饋信號(hào)相連。更為具體地，第一電容和第二電容有多個(gè)晶體管并聯(lián)構(gòu)成。
[0052]在一些示例中，該系統(tǒng)700還包括卸放模塊740 (圖中未示出)。卸放模塊740用于在比較器處于復(fù)位狀態(tài)時(shí)，通過(guò)電平檢測(cè)電路卸放浮空節(jié)點(diǎn)寄生電荷。
[0053]對(duì)該系統(tǒng)700更為詳細(xì)、具體地示例性描述參見(jiàn)上述對(duì)本發(fā)明實(shí)施例的方法的描述部分，為減少冗余，此處不再贅述。
[0054]根據(jù)本發(fā)明實(shí)施例提出的基于電荷匹配的全對(duì)稱四端動(dòng)態(tài)比較器的失調(diào)校正系統(tǒng)，可實(shí)現(xiàn)比較器電路中沒(méi)有浮空節(jié)點(diǎn)，消除了浮空節(jié)點(diǎn)對(duì)比較器速度和精度的影響。另夕卜，可消除動(dòng)態(tài)比較器中各種因素引起的失調(diào)。并且對(duì)比較器輸出節(jié)點(diǎn)進(jìn)行電容補(bǔ)償，保證比較器輸出正負(fù)端電荷匹配，減小在中間級(jí)進(jìn)行校正補(bǔ)償對(duì)輸入信號(hào)端的影響，提高電路精度
[0055]流程圖中或在此以其他方式描述的任何過(guò)程或方法描述可以被理解為，表示包括一個(gè)或更多個(gè)用于實(shí)現(xiàn)特定邏輯功能或過(guò)程的步驟的可執(zhí)行指令的代碼的模塊、片段或部分，并且本發(fā)明的優(yōu)選實(shí)施方式的范圍包括另外的實(shí)現(xiàn)，其中可以不按所示出或討論的順序，包括根據(jù)所涉及的功能按基本同時(shí)的方式或按相反的順序，來(lái)執(zhí)行功能，這應(yīng)被本發(fā)明的實(shí)施例所屬【技術(shù)領(lǐng)域】的技術(shù)人員所理解。
[0056]在流程圖中表示或在此以其他方式描述的邏輯和/或步驟，例如，可以被認(rèn)為是用于實(shí)現(xiàn)邏輯功能的可執(zhí)行指令的定序列表，可以具體實(shí)現(xiàn)在任何計(jì)算機(jī)可讀介質(zhì)中，以供指令執(zhí)行系統(tǒng)、裝置或設(shè)備(如基于計(jì)算機(jī)的系統(tǒng)、包括處理器的系統(tǒng)或其他可以從指令執(zhí)行系統(tǒng)、裝置或設(shè)備取指令并執(zhí)行指令的系統(tǒng))使用，或結(jié)合這些指令執(zhí)行系統(tǒng)、裝置或設(shè)備而使用。就本說(shuō)明書(shū)而言，"計(jì)算機(jī)可讀介質(zhì)"可以是任何可以包含、存儲(chǔ)、通信、傳播或傳輸程序以供指令執(zhí)行系統(tǒng)、裝置或設(shè)備或結(jié)合這些指令執(zhí)行系統(tǒng)、裝置或設(shè)備而使用的裝置。計(jì)算機(jī)可讀介質(zhì)的更具體的示例(非窮盡性列表)包括以下:具有一個(gè)或多個(gè)布線的電連接部(電子裝置)，便攜式計(jì)算機(jī)盤(pán)盒(磁裝置)，隨機(jī)存取存儲(chǔ)器(RAM)，只讀存儲(chǔ)器(R0M)，可擦除可編輯只讀存儲(chǔ)器(EPR0M或閃速存儲(chǔ)器)，光纖裝置，以及便攜式光盤(pán)只讀存儲(chǔ)器(⑶ROM)。另外，計(jì)算機(jī)可讀介質(zhì)甚至可以是可在其上打印所述程序的紙或其他合適的介質(zhì)，因?yàn)榭梢岳缤ㄟ^(guò)對(duì)紙或其他介質(zhì)進(jìn)行光學(xué)掃描，接著進(jìn)行編輯、解譯或必要時(shí)以其他合適方式進(jìn)行處理來(lái)以電子方式獲得所述程序，然后將其存儲(chǔ)在計(jì)算機(jī)存儲(chǔ)器中。
[0057]應(yīng)當(dāng)理解，本發(fā)明的各部分可以用硬件、軟件、固件或它們的組合來(lái)實(shí)現(xiàn)。在上述實(shí)施方式中，多個(gè)步驟或方法可以用存儲(chǔ)在存儲(chǔ)器中且由合適的指令執(zhí)行系統(tǒng)執(zhí)行的軟件或固件來(lái)實(shí)現(xiàn)。例如，如果用硬件來(lái)實(shí)現(xiàn)，和在另一實(shí)施方式中一樣，可用本領(lǐng)域公知的下列技術(shù)中的任一項(xiàng)或他們的組合來(lái)實(shí)現(xiàn):具有用于對(duì)數(shù)據(jù)信號(hào)實(shí)現(xiàn)邏輯功能的邏輯門(mén)電路的離散邏輯電路，具有合適的組合邏輯門(mén)電路的專用集成電路，可編程門(mén)陣列(PGA)，現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)等。
[0058]本【技術(shù)領(lǐng)域】的普通技術(shù)人員可以理解實(shí)現(xiàn)上述實(shí)施例方法攜帶的全部或部分步驟是可以通過(guò)程序來(lái)指令相關(guān)的硬件完成，所述的程序可以存儲(chǔ)于一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)中，該程序在執(zhí)行時(shí)，包括方法實(shí)施例的步驟之一或其組合。
[0059]此外，在本發(fā)明各個(gè)實(shí)施例中的各功能單元可以集成在一個(gè)處理模塊中，也可以是各個(gè)單元單獨(dú)物理存在，也可以兩個(gè)或兩個(gè)以上單元集成在一個(gè)模塊中。上述集成的模塊既可以采用硬件的形式實(shí)現(xiàn)，也可以采用軟件功能模塊的形式實(shí)現(xiàn)。所述集成的模塊如果以軟件功能模塊的形式實(shí)現(xiàn)并作為獨(dú)立的產(chǎn)品銷售或使用時(shí)，也可以存儲(chǔ)在一個(gè)計(jì)算機(jī)可讀取存儲(chǔ)介質(zhì)中。
[0060]上述提到的存儲(chǔ)介質(zhì)可以是只讀存儲(chǔ)器，磁盤(pán)或光盤(pán)等。
[0061]在本說(shuō)明書(shū)的描述中，參考術(shù)語(yǔ)“一個(gè)實(shí)施例”、“一些實(shí)施例”、“示例”、“具體示例”、或“一些示例”等的描述意指結(jié)合該實(shí)施例或示例描述的具體特征、結(jié)構(gòu)、材料或者特點(diǎn)包含于本發(fā)明的至少一個(gè)實(shí)施例或示例中。在本說(shuō)明書(shū)中，對(duì)上述術(shù)語(yǔ)的示意性表述不一定指的是相同的實(shí)施例或示例。而且，描述的具體特征、結(jié)構(gòu)、材料或者特點(diǎn)可以在任何的一個(gè)或多個(gè)實(shí)施例或示例中以合適的方式結(jié)合。
[0062]盡管上面已經(jīng)示出和描述了本發(fā)明的實(shí)施例，可以理解的是，上述實(shí)施例是示例性的，不能理解為對(duì)本發(fā)明的限制，本領(lǐng)域的普通技術(shù)人員在不脫離本發(fā)明的原理和宗旨的情況下在本發(fā)明的范圍內(nèi)可以對(duì)上述實(shí)施例進(jìn)行變化、修改、替換和變型。
【權(quán)利要求】
1.一種基于電荷匹配的全對(duì)稱四端動(dòng)態(tài)比較器的失調(diào)校正方法，其特征在于，包括以下步驟: 根據(jù)時(shí)鐘信號(hào)、復(fù)位信號(hào)和校正信號(hào)控制比較器進(jìn)入失調(diào)校正狀態(tài)； 向所述比較器的輸入端輸入共模電平信號(hào)； 控制與所述比較器的輸出端相連的可調(diào)電容，以在所述可調(diào)電容的作用下使所述比較器輸出正負(fù)端電荷匹配，其中，所述可調(diào)電容通過(guò)將NMOS晶體管源極和漏極短接形成。
2.根據(jù)權(quán)利要求1所述的基于電荷匹配的全對(duì)稱四端動(dòng)態(tài)比較器的失調(diào)校正方法，其特征在于，所述比較器具有第一輸出信號(hào)和第二輸出信號(hào)，所述可調(diào)電容包括第一電容和第二電容， 其中，所述第一電容的一端與所述第一輸出信號(hào)相連，所述第一電容的另一端與第一校正反饋信號(hào)相連， 所述第二電容的一端與所述第二輸出信號(hào)相連，所述第二電容的另一端與第二校正反饋信號(hào)相連。
3.根據(jù)權(quán)利要求2所述的基于電荷匹配的全對(duì)稱四端動(dòng)態(tài)比較器的失調(diào)校正方法，其特征在于，所述第一電容和第二電容有多個(gè)晶體管并聯(lián)構(gòu)成。
4.根據(jù)權(quán)利要求1所述的基于電荷匹配的全對(duì)稱四端動(dòng)態(tài)比較器的失調(diào)校正方法，其特征在于，還包括: 在所述比較器處于復(fù)位狀態(tài)時(shí)，通過(guò)電平檢測(cè)電路卸放浮空節(jié)點(diǎn)寄生電荷。
5.一種基于電荷匹配的全對(duì)稱四端動(dòng)態(tài)比較器的失調(diào)校正系統(tǒng)，其特征在于，包括: 狀態(tài)切換模塊，所述狀態(tài)切換模塊用于根據(jù)時(shí)鐘信號(hào)、復(fù)位信號(hào)和校正信號(hào)控制比較器進(jìn)入失調(diào)校正狀態(tài)； 輸入模塊，所述輸入模塊用于向所述比較器的輸入端輸入共模電平信號(hào)； 控制模塊，所述控制模塊用于控制與所述比較器的輸出端相連的可調(diào)電容，以在所述可調(diào)電容的作用下使所述比較器輸出正負(fù)端電荷匹配，其中，所述可調(diào)電容通過(guò)將NMOS晶體管源極和漏極短接形成。
6.根據(jù)權(quán)利要求5所述的基于電荷匹配的全對(duì)稱四端動(dòng)態(tài)比較器的失調(diào)校正系統(tǒng)，其特征在于，所述比較器具有第一輸出信號(hào)和第二輸出信號(hào)，所述可調(diào)電容包括第一電容和第二電容， 其中，所述第一電容的一端與所述第一輸出信號(hào)相連，所述第一電容的另一端與第一校正反饋信號(hào)相連， 所述第二電容的一端與所述第二輸出信號(hào)相連，所述第二電容的另一端與第二校正反饋信號(hào)相連。
7.根據(jù)權(quán)利要求6所述的基于電荷匹配的全對(duì)稱四端動(dòng)態(tài)比較器的失調(diào)校正系統(tǒng)，其特征在于，所述第一電容和第二電容有多個(gè)晶體管并聯(lián)構(gòu)成。
8.根據(jù)權(quán)利要求5所述的基于電荷匹配的全對(duì)稱四端動(dòng)態(tài)比較器的失調(diào)校正系統(tǒng)，其特征在于，還包括: 卸放模塊，所述卸放模塊用于在所述比較器處于復(fù)位狀態(tài)時(shí)，通過(guò)電平檢測(cè)電路卸放浮空節(jié)點(diǎn)寄生電荷。
【文檔編號(hào)】H03M1/10GK104320139SQ201410514426
【公開(kāi)日】2015年1月28日 申請(qǐng)日期:2014年9月29日 優(yōu)先權(quán)日:2014年9月29日
【發(fā)明者】韓雪, 魏琦, 楊華中, 汪蕙 申請(qǐng)人:清華大學(xué)