一種失調(diào)存儲(chǔ)的低功耗高速比較器的制造方法
【專利摘要】本發(fā)明涉及一種失調(diào)存儲(chǔ)的低功耗高速比較器，包括順序連接的輸入采樣開關(guān)，前置放大器、耦合電容、二級(jí)預(yù)放大器和輸出動(dòng)態(tài)鎖存器。本發(fā)明在傳統(tǒng)預(yù)放大鎖存比較器的基礎(chǔ)上采用了失調(diào)電壓存儲(chǔ)的自動(dòng)校零技術(shù)，并利用電源電壓受控的反相器實(shí)現(xiàn)了一種新型的低功耗高速二級(jí)預(yù)放大器結(jié)構(gòu)，通過平均電流控制技術(shù)，在降低平均功耗的同時(shí)提供一個(gè)高速高增益級(jí)。本發(fā)明總體上有效減少了比較器輸入失調(diào)電壓，在不顯著增加功耗的基礎(chǔ)上大幅提高比較器的速度，能夠更好的滿足高速數(shù)據(jù)轉(zhuǎn)換器的設(shè)計(jì)需要。
【專利說明】—種失調(diào)存儲(chǔ)的低功耗高速比較器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及混合信號(hào)集成電路【技術(shù)領(lǐng)域】，尤其涉及一種失調(diào)存儲(chǔ)的低功耗高速比較器。
【背景技術(shù)】
[0002]隨著半導(dǎo)體工藝技術(shù)的不斷發(fā)展，數(shù)字系統(tǒng)由于其高可靠性、高集成度、低代價(jià)等優(yōu)點(diǎn)，越來越普遍地應(yīng)用于信號(hào)/信息處理，越來越多的傳統(tǒng)模擬功能也在數(shù)字系統(tǒng)中得到實(shí)現(xiàn)。但是在大多數(shù)情況下，現(xiàn)實(shí)世界提供的是模擬信號(hào)。因此數(shù)據(jù)轉(zhuǎn)換器(A/D、D/A)作為數(shù)字信號(hào)與模擬信號(hào)的接口，在信號(hào)處理系統(tǒng)中具有不可替代的作用。
[0003]應(yīng)用中對(duì)數(shù)據(jù)轉(zhuǎn)換器高速高精度的設(shè)計(jì)要求，為其中比較器的設(shè)計(jì)帶來了挑戰(zhàn)。比較器存在固有的失調(diào)電壓，特別是帶鎖存器的比較器結(jié)構(gòu)中，CMOS鎖存器存在很大的失調(diào)電壓，有時(shí)甚至達(dá)到幾十毫伏，失調(diào)電壓嚴(yán)重影響了比較器的精度?，F(xiàn)有的預(yù)放大鎖存比較器結(jié)構(gòu)通過在鎖存器和輸入信號(hào)之間插入多級(jí)預(yù)放大增益級(jí)，有效降低了鎖存器失調(diào)電壓的影響，但是引入了前級(jí)預(yù)放大級(jí)的失調(diào)電壓。通過引入多級(jí)預(yù)放大，將失調(diào)電壓在后級(jí)存儲(chǔ)，比較時(shí)補(bǔ)償?shù)淖詣?dòng)校零(auto-zeroed)失調(diào)存儲(chǔ)技術(shù),雖然能夠有效地減小失調(diào)電壓的影響，但是比較器的整體功耗隨著級(jí)數(shù)的增加惡化嚴(yán)重，另外級(jí)間延遲的累積也不可避免的影響了整個(gè)比較器的速度。功耗、速度、精度等方面的因素嚴(yán)重限制了預(yù)放大鎖存比較器在高速高精度數(shù)據(jù)轉(zhuǎn)化器中的應(yīng)用。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的是提供一種失調(diào)電壓存儲(chǔ)的低功耗高速比較器，能夠有效地減小甚至消除比較器失調(diào)電壓的影響，同時(shí)，在控制平均功耗的基礎(chǔ)上提高比較器的速度。
[0005]本發(fā)明公開的失調(diào)電壓存儲(chǔ)的低功耗高速比較器在傳統(tǒng)預(yù)放大鎖存比較器中采用了自動(dòng)校零(auto-zeroed)失調(diào)存儲(chǔ)技術(shù):
[0006]在復(fù)位階段，前置放大器輸入接參考電平Vref，二級(jí)預(yù)放大器接成閉環(huán)單位增益
接法，兩級(jí)預(yù)放大器的失調(diào)電壓存儲(chǔ)在耦合電容上；在放大階段，輸入信號(hào)被放大并傳遞
給輸出動(dòng)態(tài)鎖存器，兩級(jí)預(yù)放大器的失調(diào)電壓同時(shí)被補(bǔ)償校準(zhǔn)。由于比較器采用輸入失調(diào)
存儲(chǔ)和輸出失調(diào)存儲(chǔ)，從而在復(fù)位階段僅使用一組耦合電容實(shí)現(xiàn)了兩級(jí)預(yù)放大級(jí)的失調(diào)補(bǔ)m
\-ΖΧ ο
[0007]為了在不顯著增加功耗的前提下大幅提高比較器的整體速度，本發(fā)明實(shí)現(xiàn)了一種全新的低功耗高速增益級(jí)，該增益級(jí)的主體結(jié)構(gòu)是電源電壓受控的反相器。
[0008]通過控制反相器的電源電壓，使其等于或略大于串聯(lián)接法的PMOS晶體管和NMOS晶體管的閾值電壓之和，此時(shí)反相器工作在弱反型和強(qiáng)反型的臨界狀態(tài)，可以在極低電源電壓下工作，具有較高的直流增益，高的擺率，高共模輸入范圍和高電源效率，并且能夠取得較高的增益和適中的帶寬。當(dāng)輸入信號(hào)變化時(shí)，該工作狀態(tài)下的反相器提供一個(gè)較大的瞬態(tài)電流，加快比較速度，而在輸入信號(hào)穩(wěn)定后，靜態(tài)電流很小，這樣就可以通過控制與信號(hào)變化相關(guān)的瞬態(tài)電流峰值，實(shí)現(xiàn)平均電流控制。采取這種方式，在降低平均功耗的同時(shí)提供了 一個(gè)高速高增益級(jí)，降低了靜態(tài)功耗，提高比較器的整體速度。
[0009]本發(fā)明公開了四種由反相器實(shí)現(xiàn)的偽差分(pseudo-differential) 二級(jí)預(yù)放大器結(jié)構(gòu)及其電源電壓控制方法；公開了一種由所述偽差分二級(jí)預(yù)放大器作為增益級(jí)，采用自動(dòng)校零(auto-zeroed)技術(shù)的預(yù)放大鎖存比較器。
[0010]所述失調(diào)電壓存儲(chǔ)的低功耗高速比較器，包括順序連接的輸入采樣開關(guān)，前置放大器、耦合電容、二級(jí)預(yù)放大器，輸出動(dòng)態(tài)鎖存器，其中
[0011]所述輸入米樣開關(guān)，包括一對(duì)米樣輸入信號(hào)的開關(guān)和一對(duì)米樣參考電壓的開關(guān)，用于在復(fù)位(失調(diào)存儲(chǔ))階段將輸入接固定參考電平Vref，在比較階段將輸入接差分輸入信號(hào)Vin ；
[0012]所述前置放大器，用于放大差分輸入信號(hào)，需要保證該前置放大器有足夠的帶寬和增益，以減小高速比較器等效在輸入端的總失調(diào)電壓，提高該比較器的精度；
[0013]所述耦合電容，在復(fù)位(失調(diào)存儲(chǔ))階段用于存儲(chǔ)前置放大器的失調(diào)電壓，在比較階段用于將前置放大器輸出變化量耦合到二級(jí)預(yù)放大器輸入端；
[0014]所述偽差分二級(jí)預(yù)放大器，輸入是耦合電容耦合到輸入端的前置放大器輸出變化量，用于再一次放大輸入信號(hào)與參考信號(hào)的差值；通過平均電流控制技術(shù)，在降低平均功耗的同時(shí)提供一個(gè)高速高增益級(jí)，降低靜態(tài)功耗，提高比較器的整體速度；
[0015]所述輸出動(dòng)態(tài)鎖存器，用于將比較器輸出結(jié)果建立到數(shù)字邏輯電平:在鎖存時(shí)間內(nèi)輸出比較結(jié)果，并于后級(jí)鎖存；在鎖存階段呈現(xiàn)輸出高阻，后級(jí)電路保持鎖存器結(jié)果。
[0016]優(yōu)選的，所述偽差分二級(jí)預(yù)放大器包括，PMOS晶體管(302)，PMOS晶體管(303)，PMOS 晶體管(305)，PMOS 晶體管(307a)，PMOS 晶體管(307b)，NMOS 晶體管(304)，NMOS 晶體管(306)，NMOS晶體管(308a)，NMOS晶體管(308b)，運(yùn)算放大器(309)，其中，PMOS晶體管(302) ,PMOS晶體管(303)的源極，NMOS晶體管(304)的漏極分別與電源相接；PM0S晶體管(302)的漏極和PMOS晶體管(302)的柵極相接，并與PMOS晶體管(303)的柵極相接，構(gòu)成電流鏡結(jié)構(gòu)；PM0S晶體管(303)的漏極和PMOS晶體管(305)的源極相接，并與運(yùn)算放大器(309)的正輸入端相接；PM0S晶體管(305)的漏極和PMOS晶體管(305)的柵極相接，并與NMOS晶體管(306)的漏極和柵極相接，NMOS晶體管(306)的源極與地相接，構(gòu)成偏置電路；NM0S晶體管(304)的柵極和運(yùn)算放大器(309)的輸出端(312)相接，NMOS晶體管(304)的源極和運(yùn)算放大器(309)的負(fù)輸入端相接，構(gòu)成一個(gè)穩(wěn)壓電路；PM0S晶體管(307a)的源極和PMOS晶體管(307b)的源極相接，并與運(yùn)算放大器(309)的負(fù)輸入端相接；PM0S晶體管(307a)的柵極和NMOS晶體管(308a)的柵極相接，作為所述二級(jí)預(yù)放大器的正輸入端
(105)，PMOS晶體管(307a)的漏極和NMOS晶體管(308a)的漏極相接，作為所述二級(jí)預(yù)放大器的負(fù)輸出端(107)，NMOS晶體管(308a)的源極接地；PM0S晶體管(307b)的柵極和NMOS晶體管(308b)的柵極相接，作為所述二級(jí)預(yù)放大器的負(fù)輸入端(106)，PM0S晶體管(307b)的漏極和NMOS晶體管(308b)的漏極相接，作為所述二級(jí)預(yù)放大器的正輸出端(108)，NMOS晶體管(308b)的源極接地。
[0017]所述偽差分二級(jí)預(yù)放大器，其特征在于，PMOS晶體管(302)的寬長(zhǎng)比和PMOS晶體管(303)的寬長(zhǎng)比設(shè)置是成比例的，PMOS晶體管(307a)的寬長(zhǎng)比和PMOS晶體管(307b)的寬長(zhǎng)比設(shè)置是匹配的，NMOS晶體管(308a)的寬長(zhǎng)比和NMOS晶體管(308b)的寬長(zhǎng)比設(shè)置是匹配的，PMOS晶體管(305)的寬長(zhǎng)比是PMOS晶體管(307a/b)寬長(zhǎng)比的兩倍，NMOS晶體管(306)的寬長(zhǎng)比是NMOS晶體管(308a/b)寬長(zhǎng)比的兩倍，NMOS晶體管(304)和運(yùn)算放大器(309)構(gòu)成的穩(wěn)壓電路，用于穩(wěn)定PMOS晶體管(307a/b)的源端電壓。
[0018]優(yōu)選的，在另一種實(shí)現(xiàn)中，所述偽差分二級(jí)預(yù)放大器包括，PMOS晶體管(302)，PMOS 晶體管(303)，PMOS 晶體管(305)，PMOS 晶體管(307a)，PMOS 晶體管(307b)，PMOS 晶體管(400)，NMOS晶體管(306)，NMOS晶體管(308a)，NMOS晶體管(308b)，運(yùn)算放大器(309)，其中，PMOS晶體管(302)、PM0S晶體管(303)的源極，PMOS晶體管(400)的源極分別與電源相接；PM0S晶體管(302)的漏極和PMOS晶體管(302)的柵極相接，并與PMOS晶體管(303)的柵極相接，構(gòu)成電流鏡結(jié)構(gòu)；PM0S晶體管(303)的漏極和PMOS晶體管(305)的源極相接，并與運(yùn)算放大器(309)的負(fù)輸入端相接；PM0S晶體管(305)的漏極和PMOS晶體管(305)的柵極相接，并與NMOS晶體管(306)的漏極和柵極分別相接，NMOS晶體管(306)的源極與地相接，構(gòu)成偏置電路；PM0S晶體管(400)的柵極和運(yùn)算放大器(309)的輸出端(312)相接，PMOS晶體管(400)的漏極和運(yùn)算放大器(309)的正輸入端相接，構(gòu)成一個(gè)穩(wěn)壓電路；PMOS晶體管(307a)的源極和PMOS晶體管(307b)的源極相接，并與運(yùn)算放大器(309)的正輸入端相接；PM0S晶體管(307a)的柵極和NMOS晶體管(308a)的柵極相接，作為所述二級(jí)預(yù)放大器的正輸入端(105)，PMOS晶體管(307a)的漏極和NMOS晶體管(308a)的漏極相接，作為所述二級(jí)預(yù)放大器的負(fù)輸出端(107)，NMOS晶體管(308a)的源極接地；PM0S晶體管(307b)的柵極和NMOS晶體管(308b)的柵極相接，作為所述二級(jí)預(yù)放大器的負(fù)輸入端(106)，PM0S晶體管(307b)的漏極和NMOS晶體管(308b)的漏極相接，作為所述二級(jí)預(yù)放大器的正輸出端(108)，NMOS晶體管(308b)的源極接地。
[0019]所述的偽差分二級(jí)預(yù)放大器，其特征在于，PMOS晶體管(302)的寬長(zhǎng)比和PMOS晶體管(303)的寬長(zhǎng)比設(shè)置是成比例的，PMOS晶體管(307a)的寬長(zhǎng)比和PMOS晶體管(307b)的寬長(zhǎng)比設(shè)置是匹配的，NMOS晶體管(308a)的寬長(zhǎng)比和NMOS晶體管(308b)的寬長(zhǎng)比設(shè)置是匹配的，PMOS晶體管(305)的寬長(zhǎng)比是PMOS晶體管(307a/b)寬長(zhǎng)比的兩倍，NMOS晶體管(306)的寬長(zhǎng)比是NMOS晶體管(308a/b)寬長(zhǎng)比的兩倍，PMOS晶體管(400)和運(yùn)算放大器(309)構(gòu)成的穩(wěn)壓電路，用于穩(wěn)定PMOS晶體管(307a/b)的源端電壓。
[0020]優(yōu)選的，在另一種實(shí)現(xiàn)中，所述偽差分二級(jí)預(yù)放大器包括，PMOS晶體管(302)，PMOS 晶體管(307a)，PMOS 晶體管(307b)，PMOS 晶體管(500)，NMOS 晶體管(308a)，NMOS 晶體管(308b)，其中，PMOS晶體管(302)的源極，PMOS晶體管(500)的源極分別與電源相接；PMOS晶體管(302)的漏極和PMOS晶體管(302)的柵極相接，并與PMOS晶體管(500)的柵極相接，構(gòu)成電流鏡結(jié)構(gòu)；PM0S晶體管(307a)的源極和PMOS晶體管(307b)的源極相接，并與PMOS晶體管(500)的漏極相接；PM0S晶體管(307a)的柵極和NMOS晶體管(308a)的柵極相接，作為所述二級(jí)預(yù)放大器的正輸入端(105)，PMOS晶體管(307a)的漏極和NMOS晶體管(308a)的漏極相接，作為所述二級(jí)預(yù)放大器的負(fù)輸出端(107)，NM0S晶體管(308a)的源極接地；PMOS晶體管(307b)的柵極和NMOS晶體管(308b)的柵極相接，作為所述二級(jí)預(yù)放大器的負(fù)輸入端(106)，PMOS晶體管(307b)的漏極和NMOS晶體管(308b)的漏極相接，作為所述二級(jí)預(yù)放大器的正輸出端(108)，NMOS晶體管(308b)的源極接地。
[0021]所述的偽差分二級(jí)預(yù)放大器，其特征在于，所述PMOS晶體管(302)的寬長(zhǎng)比和PMOS晶體管(500)的寬長(zhǎng)比設(shè)置是成比例的，PMOS晶體管(307a)的寬長(zhǎng)比和PMOS晶體管(307b)的寬長(zhǎng)比設(shè)置是匹配的，NMOS晶體管(308a)的寬長(zhǎng)比和NMOS晶體管(308b)的寬長(zhǎng)比設(shè)置是匹配的。 [0022]優(yōu)選的，在另一種實(shí)現(xiàn)中，所述偽差分二級(jí)預(yù)放大器包括，PMOS晶體管(302)，PMOS 晶體管(303)，PMOS 晶體管(305)，PMOS 晶體管(307a)，PMOS 晶體管(307b)，PMOS 晶體管(600)，NMOS 晶體管(306)，NMOS 晶體管(308a)，NMOS 晶體管(308b)，NMOS 晶體管(601)，NMOS晶體管(602)，其中，PMOS晶體管(302) ,PMOS晶體管(303)的源極，PMOS晶體管(600)的源極分別與電源相接；PM0S晶體管(302)的漏極和PMOS晶體管(302)的柵極相接，并與PMOS晶體管(303)的柵極，PMOS晶體管(600)的柵極相接，構(gòu)成電流鏡結(jié)構(gòu)；PM0S晶體管(303)的漏極和NMOS晶體管(602)的漏極和柵極相接，并與NMOS晶體管(601)的柵極相接；PM0S晶體管(305)的源極與NMOS晶體管(602)的源極相接，PMOS晶體管(305)的漏極和PMOS晶體管(305)的柵極相接，并與NMOS晶體管(306)的漏極和柵極相接，NMOS晶體管(306)的源極與地相接，構(gòu)成偏置電路；PM0S晶體管(600)的漏極與NMOS晶體管(601)的漏極相接；PM0S晶體管(307a)的源極和PMOS晶體管(307b)的源極相接，并NMOS晶體管(601)的源極相接；PM0S晶體管(307a)的柵極和NMOS晶體管(308a)的柵極相接，作為所述二級(jí)預(yù)放大器的正輸入端(105)，PMOS晶體管(307a)的漏極和NMOS晶體管(308a)的漏極相接，作為所述二級(jí)預(yù)放大器的負(fù)輸出端(107)，NMOS晶體管(308a)的源極接地；PM0S晶體管(307b)的柵極和NMOS晶體管(308b)的柵極相接，作為所述二級(jí)預(yù)放大器的負(fù)輸入端(106)，PMOS晶體管(307b)的漏極和匪OS晶體管(308b)的漏極相接，作為所述二級(jí)預(yù)放大器的正輸出端(108)，NMOS晶體管(308b)的源極接地。
[0023]所述的偽差分二級(jí)預(yù)放大器，其特征在于，PMOS晶體管(302)的寬長(zhǎng)比和PMOS晶體管(303)的寬長(zhǎng)比設(shè)置是成比例的，所述PMOS晶體管(302)的寬長(zhǎng)比和PMOS晶體管(600)的寬長(zhǎng)比設(shè)置是成比例的，PMOS晶體管(307a)的寬長(zhǎng)比和PMOS晶體管(307b)的寬長(zhǎng)比設(shè)置是匹配的，NMOS晶體管(308a)的寬長(zhǎng)比和NMOS晶體管(308b)的寬長(zhǎng)比設(shè)置是匹配的，PMOS晶體管(305)的寬長(zhǎng)比是PMOS晶體管(307a/b)寬長(zhǎng)比的兩倍，NMOS晶體管
(306)的寬長(zhǎng)比是NMOS晶體管(308a/b)寬長(zhǎng)比的兩倍。
[0024]上述技術(shù)方案中的至少一項(xiàng)技術(shù)方案具有如下有益效果:實(shí)現(xiàn)了一種新型的失調(diào)電壓存儲(chǔ)的預(yù)放大鎖存比較器結(jié)構(gòu)，該比較器在傳統(tǒng)的失調(diào)存儲(chǔ)技術(shù)的基礎(chǔ)上，采用一種全新的低功耗高速二級(jí)預(yù)放大器結(jié)構(gòu)，通過平均電流控制技術(shù)，在降低平均功耗的同時(shí)提供一個(gè)高速高增益級(jí)，總體上有效減少了比較器輸入失調(diào)電壓，在不顯著增加功耗的基礎(chǔ)上大幅提高比較器的速度，能夠更好的滿足高速高精度模數(shù)轉(zhuǎn)換器的設(shè)計(jì)需要。
【專利附圖】

【附圖說明】
[0025]圖1為本發(fā)明的失調(diào)存儲(chǔ)的低功耗高速比較器的功能結(jié)構(gòu)原理圖；
[0026]圖2至圖5為圖1中新型偽差分二級(jí)預(yù)放大器的電路原理圖，圖2-5分別為四種實(shí)施例；
[0027]圖6至圖7為圖1中前置放大器的電路原理圖；
[0028]圖8為圖1中動(dòng)態(tài)鎖存器的電路原理圖；
[0029]圖9為圖1中失調(diào)存儲(chǔ)的低功耗高速比較器的一種實(shí)施例?！揪唧w實(shí)施方式】
[0030]下面結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步描述。在此，本發(fā)明的示意性實(shí)施例及說明用于解釋本發(fā)明，不作為對(duì)本發(fā)明的限定。
[0031]圖1說明本發(fā)明的實(shí)施例中的失調(diào)存儲(chǔ)的超高速比較器的功能結(jié)構(gòu)原理圖，該超高速比較器包括順序連接的的輸入采樣開關(guān)(114-117)，前置放大器(100)、耦合電容(103、104)、偽差分二級(jí)預(yù)放大器(300)，輸出動(dòng)態(tài)鎖存器(200)，其中
[0032]采樣開關(guān)(114-117)，用于在復(fù)位(失調(diào)存儲(chǔ))階段將輸入接固定參考電平Vref，在比較時(shí)間將輸入接差分輸入信號(hào)Vin ；
[0033]前置放大器(100)，采用二級(jí)管接法的PMOS負(fù)載，或者電阻負(fù)載的全差分輸入結(jié)構(gòu)，用于放大差分輸入信號(hào)，需要保證該前置放大器有足夠的帶寬和增益，以減小超高速比較器等效在輸入端的總失調(diào)電壓，提高該比較器的精度；
[0034]耦合電容(103、104)，在復(fù)位(失調(diào)存儲(chǔ))階段用于存儲(chǔ)前置放大器的失調(diào)電壓，在比較階段用于將前置放大器輸出變化量耦合到二級(jí)預(yù)放大器輸入端；
[0035]偽差分二級(jí)預(yù)放大器(300)，輸入是耦合電容耦合到輸入端的前置放大器輸出變化量，用于再一次放大輸入信號(hào)與參考信號(hào)的差值，通過平均電流控制技術(shù)，在降低平均功耗的同時(shí)提供一個(gè)高速高增益級(jí)，降低靜態(tài)功耗，提高比較器的整體速度；
[0036]輸出動(dòng)態(tài)鎖存器(200)，由兩個(gè)交叉耦合反相器、NMOS共源級(jí)輸入對(duì)管、開關(guān)管組成，用于放大所述二級(jí)預(yù)放大器的輸出信號(hào)，并將前級(jí)比較結(jié)果建立到數(shù)字邏輯輸出電平。在輸出時(shí)間內(nèi)輸出比較結(jié)果，并在后級(jí)鎖存；在鎖存階段呈現(xiàn)輸出高阻，后級(jí)電路保持鎖存器輸出結(jié)果。
[0037]根據(jù)圖1結(jié)構(gòu)，在復(fù)位(失調(diào)存儲(chǔ))階段，復(fù)位開關(guān)101，102閉合，輸入采樣開關(guān)114、117閉合，115、116斷開，輸入端接到固定參考電平Vref，第一級(jí)前置放大器100的輸入失調(diào)電壓Vosl被存儲(chǔ)在耦合電容103、104上，與此同時(shí)，由于二級(jí)預(yù)放大器300被接成單位增益的閉環(huán)結(jié)構(gòu)，該二級(jí)預(yù)放大器的失調(diào)電壓Vos2也被耦合電容103、104采樣并存儲(chǔ)；在比較階段，復(fù)位開關(guān)101，102斷開，輸入采樣開關(guān)114、117斷開，115,116閉合，輸入端接收真正的輸入信號(hào)Vin,該輸入信號(hào)被放大并傳遞給輸出動(dòng)態(tài)鎖存器200,在放大傳輸?shù)耐瑫r(shí)，存儲(chǔ)在耦合電容上的失調(diào)電壓被補(bǔ)償。在輸出階段，動(dòng)態(tài)鎖存器200將前級(jí)輸出迅速建立到數(shù)字邏輯輸出電平，由于該動(dòng)態(tài)鎖存器的輸入失調(diào)電壓VosL等效到比較器輸出端要經(jīng)過兩個(gè)增益級(jí)的衰減，在圖1結(jié)構(gòu)中，該失調(diào)電壓的影響可以忽略。由此完成了對(duì)輸入信號(hào)的比較放大和失調(diào)電壓的存儲(chǔ)和補(bǔ)償。
[0038]圖2是圖1中偽差分二級(jí)預(yù)放大器(300)的一種實(shí)施例，所述二級(jí)預(yù)放大器(300)包括，PMOS 晶體管(302)，PMOS 晶體管(303)，PMOS 晶體管(305)，PMOS 晶體管(307a)，PMOS晶體管(307b)，NMOS晶體管(304)，NMOS晶體管(306)，NMOS晶體管(308a)，NMOS晶體管(308b)，運(yùn)算放大器(309)，其中
[0039]PMOS晶體管(302)、PMOS晶體管(303)的源極，NMOS晶體管(304)的漏極分別與電源相接；PM0S晶體管(302)的漏極和PMOS晶體管(302)的柵極相接，并與PMOS晶體管
(303)的柵極相接，構(gòu)成電流鏡結(jié)構(gòu)；PM0S晶體管(303)的漏極和PMOS晶體管(305)的源極相接，并與運(yùn)算放大器(309)的正輸入端相接；PM0S晶體管(305)的漏極和PMOS晶體管(305)的柵極相接，并與NMOS晶體管(306)的漏極和柵極相接，NMOS晶體管(306)的源極與地相接，構(gòu)成偏置電路；NMOS晶體管(304)的柵極和運(yùn)算放大器(309)的輸出端(312)相接，NMOS晶體管(304)的源極和運(yùn)算放大器(309)的負(fù)輸入端相接，構(gòu)成一個(gè)穩(wěn)壓電路；PMOS晶體管(307a)的源極和PMOS晶體管(307b)的源極相接，并與運(yùn)算放大器(309)的負(fù)輸入端相接；PM0S晶體管(307a)的柵極和NMOS晶體管(308a)的柵極相接，作為所述二級(jí)預(yù)放大器的正輸入端(105)，PMOS晶體管(307a)的漏極和NMOS晶體管(308a)的漏極相接，作為所述二級(jí)預(yù)放大器的負(fù)輸出端(107)，NMOS晶體管(308a)的源極接地；PM0S晶體管(307b)的柵極和NMOS晶體管(308b)的柵極相接，作為所述二級(jí)預(yù)放大器的負(fù)輸入端(106)，PMOS晶體管(307b)的漏極和NMOS晶體管(308b)的漏極相接，作為所述二級(jí)預(yù)放大器的正輸出端(108)，NMOS晶體管(308b)的源極接地。
[0040]在復(fù)位(失調(diào)存儲(chǔ))階段，二級(jí)預(yù)放大器被接成單位增益的閉環(huán)結(jié)構(gòu)，輸入端105、106，輸出端107、108被復(fù)位到中間電平，由于耦合電容(103、104)的存在，該中間電平不需要與前述前置放大器(100)的輸出共模電平一致，提高了設(shè)計(jì)的靈活性。在比較放大進(jìn)行階段，輸入端(105、106)通過耦合電容的交流耦合作用，接收到前述前置放大器(100)的輸出信號(hào)，由于此時(shí)PMOS晶體管(307a、307b)和NMOS晶體管(308a、308b)同時(shí)處于導(dǎo)通狀態(tài)，能夠提供一個(gè)較高的增益，將輸入信號(hào)迅速區(qū)分開到一個(gè)較高的電壓差；而由于運(yùn)算放大器(309)和NMOS晶體管(304)構(gòu)成的穩(wěn)壓器存在，當(dāng)運(yùn)放增益足夠大時(shí)，節(jié)點(diǎn)314電壓保持與節(jié)點(diǎn)313電壓相等，隨著輸入端電壓差的增大，當(dāng)達(dá)到設(shè)計(jì)的幅度時(shí)，即比較放大階段完成時(shí)，PMOS晶體管(307a)、NM0S晶體管(308b)關(guān)斷(假設(shè)105的節(jié)點(diǎn)電壓高于節(jié)點(diǎn)106的電壓)，整個(gè)二級(jí)預(yù)放大級(jí)除偏置電路以外不消耗功耗。因此，所述實(shí)施例在比較階段能夠提供高增益，比較完成以后不消耗功耗，實(shí)現(xiàn)了一個(gè)整體上高速低功耗的二級(jí)預(yù)放大級(jí)。
[0041]圖3是圖1中偽差分二級(jí)預(yù)放大器(300)的另一種實(shí)施例，所述二級(jí)預(yù)放大器(300)包括，PMOS 晶體管(302)，PMOS 晶體管(303)，PMOS 晶體管(305)，PMOS 晶體管(307a)，PMOS 晶體管(307b)，PMOS 晶體管(400)，NMOS 晶體管(306)，NMOS 晶體管(308a)，NMOS 晶體管(308b)，運(yùn)算放大器(309)，其中
[0042]PMOS晶體管(302)、PMOS晶體管(303)的源極，PMOS晶體管(400)的源極分別與電源相接；PM0S晶體管(302)的漏極和PMOS晶體管(302)的柵極相接，并與PMOS晶體管
(303)的柵極相接，構(gòu)成電流鏡結(jié)構(gòu)；PM0S晶體管(303)的漏極和PMOS晶體管(305)的源極相接，并與運(yùn)算放大器(309)的負(fù)輸入端相接；PM0S晶體管(305)的漏極和PMOS晶體管(305)的柵極相接，并與NMOS晶體管(306)的漏極和柵極相接，NMOS晶體管(306)的源極與地相接，構(gòu)成偏置電路；PMOS晶體管(400)的柵極和運(yùn)算放大器(309)的輸出端(312)相接，PMOS晶體管(400)的漏極和運(yùn)算放大器(309)的正輸入端相接，構(gòu)成一個(gè)穩(wěn)壓電路；PMOS晶體管(307a)的源極和PMOS晶體管(307b)的源極相接，并與運(yùn)算放大器(309)的正輸入端相接；PM0S晶體管(307a)的柵極和NMOS晶體管(308a)的柵極相接，作為所述二級(jí)預(yù)放大器的正輸入端(105)，PMOS晶體管(307a)的漏極和NMOS晶體管(308a)的漏極相接，作為所述二級(jí)預(yù)放大器的負(fù)輸出端(107)，NMOS晶體管(308a)的源極接地；PM0S晶體管(307b)的柵極和NMOS晶體管(308b)的柵極相接，作為所述二級(jí)預(yù)放大器的負(fù)輸入端
(106)，PMOS晶體管(307b)的漏極和NMOS晶體管(308b)的漏極相接，作為所述二級(jí)預(yù)放大器的正輸出端(108)，NMOS晶體管(308b)的源極接地。
[0043]相比于圖2中的實(shí)施例，圖3所述實(shí)施例中采用運(yùn)算放大器(309)與PMOS晶體管(400)構(gòu)成的穩(wěn)壓電路結(jié)構(gòu)，替換了前述運(yùn)算放大器(309)與NMOS晶體管(304)構(gòu)成的穩(wěn)壓電路結(jié)構(gòu)，提高了所述二級(jí)預(yù)放大器的電源抑制(PSRR)。
[0044]圖4是圖1中偽差分二級(jí)預(yù)放大器(300)的另一種實(shí)施例，所述二級(jí)預(yù)放大器(300)包括，PMOS晶體管(302)，PMOS晶體管(307a)，PMOS晶體管(307b)，PMOS晶體管(500)，NMOS 晶體管(308a)，NMOS 晶體管(308b)，其中
[0045]PMOS晶體管(302)的源極，PMOS晶體管(500)的源極分別與電源相接；PM0S晶體管(302)的漏極和PMOS晶體管(302)的柵極相接，并與PMOS晶體管(500)的柵極相接，構(gòu)成電流鏡結(jié)構(gòu)；PM0S晶體管(307a)的源極和PMOS晶體管(307b)的源極相接，并與PMOS晶體管(500)的漏極相接；PM0S晶體管(307a)的柵極和NMOS晶體管(308a)的柵極相接，作為所述二級(jí)預(yù)放大器的正輸入端(105)，PMOS晶體管(307a)的漏極和NMOS晶體管(308a)的漏極相接，作為所述二級(jí)預(yù)放大器的負(fù)輸出端(107)，NMOS晶體管(308a)的源極接地；PMOS晶體管(307b)的柵極和NMOS晶體管(308b)的柵極相接，作為所述二級(jí)預(yù)放大器的負(fù)輸入端(106)，PMOS晶體管(307b)的漏極和NMOS晶體管(308b)的漏極相接，作為所述二級(jí)預(yù)放大器的正輸出端(108)，NMOS晶體管(308b)的源極接地。
[0046]該實(shí)施例中，采用PMOS晶體管(500)作為尾電流管，代替了前述實(shí)施例中的穩(wěn)壓電路，節(jié)約了運(yùn)放和偏置電路的功耗。需要注意的是，在輸入信號(hào)電壓擺幅較小時(shí)，在比較出結(jié)果以后，PMOS晶體管(307a)，NMOS晶體管(308a)和PMOS晶體管(307b)，NMOS晶體管(308b)的兩路電流并不完全關(guān)斷，在一定程度上增加平均功耗的同時(shí)，卻減小了節(jié)點(diǎn)314在不同狀態(tài)下流過電流的變化，減小了節(jié)點(diǎn)314的電壓波動(dòng)，降低了所述二級(jí)預(yù)放大器對(duì)電源電壓的影響。
[0047]圖5是圖1中偽差分二級(jí)預(yù)放大器(300)的另一種實(shí)施例，所述二級(jí)預(yù)放大器(300)包括，PMOS 晶體管(302)，PMOS 晶體管(303)，PMOS 晶體管(305)，PMOS 晶體管(307a)，PMOS 晶體管(307b)，PMOS 晶體管(600)，NMOS 晶體管(306)，NMOS 晶體管(308a)，NMOS 晶體管(308b)，NMOS晶體管(601)，NMOS晶體管(602)，其中
[0048]PMOS晶體管(302)、PMOS晶體管(303)的源極，PMOS晶體管(600)的源極分別與電源相接；PM0S晶體管(302)的漏極和PMOS晶體管(302)的柵極相接，并與PMOS晶體管
(303)的柵極，PMOS晶體管(600)的柵極相接，構(gòu)成電流鏡結(jié)構(gòu)；PM0S晶體管(303)的漏極和NMOS晶體管(602)的漏極和柵極相接，并與NMOS晶體管(601)的柵極相接；PM0S晶體管(305)的源極與NMOS晶體管(602)的源極相接，PMOS晶體管(305)的漏極和PMOS晶體管(305)的柵極相接，并與NMOS晶體管(306)的漏極和柵極相接，NMOS晶體管(306)的源極與地相接，構(gòu)成偏置電路；PM0S晶體管(600)的漏極與NMOS晶體管(601)的漏極相接；PMOS晶體管(307a)的源極和PMOS晶體管(307b)的源極相接，并NMOS晶體管(601)的源極相接；PM0S晶體管(307a)的柵極和NMOS晶體管(308a)的柵極相接，作為所述二級(jí)預(yù)放大器的正輸入端(105)，PMOS晶體管(307a)的漏極和NMOS晶體管(308a)的漏極相接，作為所述二級(jí)預(yù)放大器的負(fù)輸出端(107)，NMOS晶體管(308a)的源極接地；PM0S晶體管(307b)的柵極和NMOS晶體管(308b)的柵極相接，作為所述二級(jí)預(yù)放大器的負(fù)輸入端(106)，PM0S晶體管(307b)的漏極和NMOS晶體管(308b)的漏極相接，作為所述二級(jí)預(yù)放大器的正輸出端(108)，NMOS晶體管(308b)的源極接地。
[0049]相比于圖4中的實(shí)施例， 圖5實(shí)施例中在尾電流與節(jié)點(diǎn)314之間增加了一個(gè)NMOS晶體管(601)，并增加了相應(yīng)的偏置電路。通過合理設(shè)計(jì)NMOS晶體管(601)、PMOS晶體管(307a) ,NMOS晶體管(308a) ,PMOS晶體管(307b)和NMOS晶體管(308b)的尺寸，所述實(shí)施例在輸入信號(hào)電壓擺幅較小時(shí)，在比較出結(jié)果以后，PMOS晶體管(307a)，NMOS晶體管(308a)和PMOS晶體管(307b)，NMOS晶體管(308b)的兩路電流能夠?qū)崿F(xiàn)完全關(guān)斷，而在比較階段，通過尾電流PMOS晶體管(600)仍然能提供足夠的電流，實(shí)現(xiàn)高的增益，提高速度。同時(shí)，所述實(shí)施例相比圖4中說明的實(shí)施例具有更高的電源抑制(PSRR)。
[0050]圖6是圖1中的前置放大器(100)的一種經(jīng)典結(jié)構(gòu)，該結(jié)構(gòu)中，所述前置放大器100 包括，PMOS 晶體管(202)，PMOS 晶體管(203)，NMOS 晶體管(204)，NMOS 晶體管(205)，NMOS晶體管(206)，NMOS晶體管(207)，尾電流源(208)，其中
[0051]PMOS晶體管(202)的源極、PMOS晶體管(203)的源極分別與電源相接；PM0S晶體管(202)的漏極和PMOS晶體管(202)的柵極相接，PMOS晶體管(203)的漏極和PMOS晶體管(203)的柵極相接；PM0S晶體管(202)的漏極和NMOS晶體管(204)的漏極相接，PMOS晶體管(203)的漏極和NMOS晶體管(205)的漏極相接；NM0S晶體管(204)的柵極和NMOS晶體管(205)的柵極相接，共同的柵極接偏置電壓Vbias，構(gòu)成共柵級(jí)；NMOS晶體管(206)的柵極接采樣開關(guān)(I 14、115)，NMOS晶體管(207)的柵極接采樣開關(guān)(I 16、117)，NMOS晶體管(206)的漏極接NMOS晶體管(204)的源極，NMOS晶體管(207)的漏極接NMOS晶體管(205)的源極，NMOS晶體管(206)的源極與NMOS晶體管(207)的源極相接，并接尾電流(208)，構(gòu)成全差分輸入結(jié)構(gòu)。NMOS晶體管(204)和NMOS晶體管(205)組成的共柵級(jí)的引入，隔離了輸入差分對(duì)(206、207)與輸出節(jié)點(diǎn)(109、110)，在比較器狀態(tài)改變時(shí)能有效降低輸出節(jié)點(diǎn)(109,110)對(duì)輸出端(112，113)的電容回踢效應(yīng)(kick-back)，同時(shí)顯著減小了輸出差分對(duì)寄生電容對(duì)輸出節(jié)點(diǎn)(109、110)的影響，提高比較器速度。
[0052]圖7是圖1中的前置放大器(100)的另一種經(jīng)典結(jié)構(gòu)，該結(jié)構(gòu)中，所述前置放大器100包括，電阻(209)，電阻(210)，NMOS晶體管(204)，NMOS晶體管(205)，NMOS晶體管(206)，NMOS晶體管(207)，尾電流源(208)，其中
[0053]電阻(209)的一端、電阻(210)的一端分別與電源相接；電阻(209)的另一端和NMOS晶體管(204)的漏極相接，NMOS和電阻(210)的另一端和NMOS晶體管(205)的漏極相接；NM0S晶體管(204)的柵極和NMOS晶體管(205)的柵極相接，共同的柵極接偏置電壓Vbias，構(gòu)成共柵級(jí)；NM0S晶體管(206)的柵極接采樣開關(guān)(I 14、115)，NMOS晶體管(207)的柵極接采樣開關(guān)(116、117)，NMOS晶體管(206)的漏極接NMOS晶體管(204)的源極，NMOS晶體管(207)的漏極接NMOS晶體管(205)的源極，NMOS晶體管(206)的源極與NMOS晶體管(207)的源極相接，并接尾電流(208)，構(gòu)成全差分輸入結(jié)構(gòu)。由于電阻負(fù)載能提供更高的輸出擺幅范圍，該電阻負(fù)載的實(shí)施例特別地，在低電源電壓的應(yīng)用中表現(xiàn)出優(yōu)于圖6中所述實(shí)施例的性能。
[0054]圖8是圖1中輸出動(dòng)態(tài)鎖存器(200)的一種經(jīng)典結(jié)構(gòu)，所述動(dòng)態(tài)鎖存器(200)包括，PMOS 晶體管(702)，PMOS 晶體管(703)，PMOS 晶體管(704)，PMOS 晶體管(705)，NMOS 晶體管(706)，NMOS 晶體管(707)，NMOS 晶體管(708)，NMOS 晶體管(709)，NMOS 晶體管(710)，NMOS晶體管(711)，其中
[0055]PMOS晶體管(702)的源極，PMOS晶體管(703)的源極，PMOS晶體管(704)的源極，PMOS晶體管(705)的源極分別與電源相接；PM0S晶體管(702)的漏極與PMOS晶體管(703)的漏極相接，并與PMOS晶體管(704)的柵極，NMOS晶體管(706)的漏極分別相接；PM0S晶體管(705)的漏極與PMOS晶體管(704)的漏極相接，并與PMOS晶體管(703)的柵極，NMOS晶體管(707)的漏極分別相接；PM0S晶體管(702)的柵極分別與PMOS晶體管(705)的柵極，NMOS晶體管(706)的柵極，NMOS晶體管(707)的柵極相接，作為鎖存控制信號(hào)輸入端；NMOS晶體管(708)的漏極與NMOS晶體管(709)的漏極相接，并與NMOS晶體管(710)的柵極，NMOS晶體管(706)的源極分別相接；NM0S晶體管(711)的漏極與NMOS晶體管(710)的漏極相接，并與NMOS晶體管(709)的柵極，NMOS晶體管(707)的源極分別相接；NM0S晶體管(708)的柵極作為所述動(dòng)態(tài)鎖存器的正輸入端；NMOS晶體管(711)的柵極作為所述動(dòng)態(tài)鎖存器的負(fù)輸入端；NM0S晶體管(708)的源極，NMOS晶體管(709)的源極，NMOS晶體管
(710)的源極，NMOS晶體管(711)的源極分別接地。
[0056]所述動(dòng)態(tài)鎖存器結(jié)構(gòu)是一種經(jīng)典結(jié)構(gòu)，在比較階段，鎖存控制信號(hào)Latch為高，NMOS晶體管(706)、NMOS晶體管(707)導(dǎo)通，PMOS晶體管(702)、PMOS晶體管(705)關(guān)斷，PMOS晶體管(703)、PM0S晶體管(704)、NM0S晶體管(709)和NMOS晶體管(710)構(gòu)成交叉耦合的反相器結(jié)構(gòu)，當(dāng)輸入對(duì)管NMOS晶體管(708)和NMOS晶體管(711)的柵極接收到前述二級(jí)預(yù)放大電路輸出的一個(gè)電壓差時(shí)，交叉耦合的正反饋特性能夠迅速將該比較結(jié)果建立到數(shù)字邏輯電平輸出；
[0057]在鎖存階段，鎖存控制信號(hào)Latch為低，NMOS晶體管(706) ,NMOS晶體管(707)關(guān)斷，PMOS晶體管(702)、PMOS晶體管(705)導(dǎo)通，PMOS晶體管(703)、PMOS晶體管(704)、NMOS晶體管(709)和NMOS晶體管(710)構(gòu)成的交叉耦合的反相器結(jié)構(gòu)斷開，輸出節(jié)點(diǎn)123、節(jié)點(diǎn)124被拉至高電平，輸出結(jié)果不對(duì)輸入端的信號(hào)作出響應(yīng)，通過合理設(shè)計(jì)后級(jí)鎖存單兀，完成鎖存功能。
[0058]所述動(dòng)態(tài)鎖存器(200)在比較階段，輸入對(duì)管NMOS晶體管(708)和NMOS晶體管
(711)的漏端直接接在交叉耦合反相器的信號(hào)建立節(jié)點(diǎn)，能提高整個(gè)動(dòng)態(tài)鎖存器的對(duì)輸入信號(hào)的響應(yīng)速度；在鎖存階段，通過斷開交叉耦合反相器并將輸出節(jié)點(diǎn)(123、124)拉高完成鎖存操作，此時(shí)，所述動(dòng)態(tài)鎖存器(200)沒有靜態(tài)功耗。
[0059]圖9給出圖1所述失調(diào)補(bǔ)償?shù)某咚俦容^器的一種實(shí)施例，所述實(shí)施例體現(xiàn)出低失調(diào)、高速、低靜態(tài)功耗的優(yōu)良性能。
[0060]以上所述僅是本發(fā)明的優(yōu)選實(shí)施方案，應(yīng)當(dāng)指出，對(duì)于本【技術(shù)領(lǐng)域】的普遍技術(shù)人員，在不脫離本發(fā)明原理的前提下，還可以做出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也應(yīng)視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種失調(diào)存儲(chǔ)的低功耗高速比較器，其特征在于，包括:順序連接的輸入采樣開關(guān)，前置放大器、耦合電容、偽差分二級(jí)預(yù)放大器，輸出動(dòng)態(tài)鎖存器，其中 所述偽差分二級(jí)預(yù)放大器采用電源電壓受控制的反相器實(shí)現(xiàn)，通過平均電流控制技術(shù)，在降低平均功耗的同時(shí)提供一個(gè)高速高增益級(jí)，降低靜態(tài)功耗，提高比較器的整體速度。
2.根據(jù)權(quán)利要求1所述的失調(diào)存儲(chǔ)的低功耗高速比較器，其特征在于，所述偽差分二級(jí)預(yù)放大器包括，PMOS晶體管(302)，PMOS晶體管(303)，PMOS晶體管(305)，PMOS晶體管(307a)，PMOS 晶體管(307b)，NMOS 晶體管(304)，NMOS 晶體管(306)，NMOS 晶體管(308a)，NMOS晶體管(308b)，運(yùn)算放大器(309)，其中，PMOS晶體管(302)、PMOS晶體管(303)的源極，NMOS晶體管(304)的漏極分別與電源相接；PM0S晶體管(302)的源極和PMOS晶體管(302)的柵極相接，并與PMOS晶體管(303)的柵極相接，構(gòu)成電流鏡結(jié)構(gòu)；PM0S晶體管(303)的漏極和PMOS晶體管(305)的源極相接，并與運(yùn)算放大器(309)的正輸入端相接；PMOS晶體管(305)的漏極和PMOS晶體管(305)的柵極相接，并與NMOS晶體管(306)的漏極和柵極相接，NMOS晶體管(306)的源極與地相接，構(gòu)成偏置電路；NM0S晶體管(304)的柵極和運(yùn)算放大器(309)的輸出端(312)相接，NMOS晶體管(304)的源極和運(yùn)算放大器(309)的負(fù)輸入端相接，構(gòu)成一個(gè)穩(wěn)壓電路；PMOS晶體管(307a)的源極和PMOS晶體管(307b)的源極相接，并與運(yùn)算放大器(309)的負(fù)輸入端相接；PM0S晶體管(307a)的柵極和NMOS晶體管(308a)的柵極相接，作為所述二級(jí)預(yù)放大器的正輸入端(105)，PM0S晶體管(307a)的漏極和NMOS晶體管(308a)的漏極相接，作為所述二級(jí)預(yù)放大器的負(fù)輸出端(107)，NMOS晶體管(308a)的源極接地；PM0S晶體管(307b)的柵極和NMOS晶體管(308b)的柵極相接，作為所述二級(jí)預(yù)放大器的負(fù)輸入端(106)，PMOS晶體管(307b)的漏極和NMOS晶體管(308b)的漏極相接，作為所述二級(jí)預(yù) 放大器的正輸出端(108)，NMOS晶體管(308b)的源極接地。
3.根據(jù)權(quán)利要求2所述的偽差分二級(jí)預(yù)放大器，其特征在于，所述PMOS晶體管(302)的寬長(zhǎng)比和PMOS晶體管(303) 的寬長(zhǎng)比設(shè)置是成比例的，PMOS晶體管(307a)的寬長(zhǎng)比和PMOS晶體管(307b)的寬長(zhǎng)比設(shè)置是匹配的，NMOS晶體管(308a)的寬長(zhǎng)比和NMOS晶體管(308b)的寬長(zhǎng)比設(shè)置是匹配的，PMOS晶體管(305)的寬長(zhǎng)比是PMOS晶體管(307a/b)寬長(zhǎng)比的兩倍，NMOS晶體管(306)的寬長(zhǎng)比是NMOS晶體管(308a/b)寬長(zhǎng)比的兩倍，NMOS晶體管(304)和運(yùn)算放大器(309)構(gòu)成的穩(wěn)壓電路，用于穩(wěn)定PMOS晶體管(307a/b)的源端電壓。
4.根據(jù)權(quán)利要求1所述的失調(diào)存儲(chǔ)的低功耗高速比較器，其特征在于，在另一種實(shí)現(xiàn)中，所述偽差分二級(jí)預(yù)放大器包括，PMOS晶體管(302)，PMOS晶體管(303)，PMOS晶體管(305)，PMOS晶體管(307a)，PMOS 晶體管(307b)，PMOS 晶體管(400)，NMOS 晶體管(306)，NMOS晶體管(308a)，NMOS晶體管(308b)，運(yùn)算放大器(309)，其中，PMOS晶體管(302) ,PMOS晶體管(303)的源極，PMOS晶體管(400)的源極分別與電源相接；PMOS晶體管(302)的源極和PMOS晶體管(302)的柵極相接，并與PMOS晶體管(303)的柵極相接，構(gòu)成電流鏡結(jié)構(gòu)；PMOS晶體管(303)的漏極和PMOS晶體管(305)的源極相接，并與運(yùn)算放大器(309)的負(fù)輸入端相接；PM0S晶體管(305)的漏極和PMOS晶體管(305)的柵極相接，并與NMOS晶體管(306)的漏極和柵極相接，NMOS晶體管(306)的源極與地相接，構(gòu)成偏置電路；PMOS晶體管(400)的柵極和運(yùn)算放大器(309)的輸出端(312)相接，PMOS晶體管(400)的漏極和運(yùn)算放大器(309)的正輸入端相接，構(gòu)成一個(gè)穩(wěn)壓電路；PMOS晶體管(307a)的源極和PMOS晶體管(307b)的源極相接，并與運(yùn)算放大器(309)的正輸入端相接；PM0S晶體管(307a)的柵極和NMOS晶體管(308a)的柵極相接，作為所述二級(jí)預(yù)放大器的正輸入端(105)，PMOS晶體管(307a)的漏極和NMOS晶體管(308a)的漏極相接，作為所述二級(jí)預(yù)放大器的負(fù)輸出端(107), NMOS晶體管(308a)的源極接地；PM0S晶體管(307b)的柵極和NMOS晶體管(308b)的柵極相接，作為所述二級(jí)預(yù)放大器的負(fù)輸入端(106)，PM0S晶體管(307b)的漏極和NMOS晶體管(308b)的漏極相接，作為所述二級(jí)預(yù)放大器的正輸出端(108)，NM0S晶體管(308b)的源極接地。
5.根據(jù)權(quán)利要求4所述的偽差分二級(jí)預(yù)放大器，其特征在于，所述PMOS晶體管(302)的寬長(zhǎng)比和PMOS晶體管(303)的寬長(zhǎng)比設(shè)置是成比例的，PMOS晶體管(307a)的寬長(zhǎng)比和PMOS晶體管(307b)的寬長(zhǎng)比設(shè)置是匹配的，NMOS晶體管(308a)的寬長(zhǎng)比和NMOS晶體管(308b)的寬長(zhǎng)比設(shè)置是匹配的，PMOS晶體管(305)的寬長(zhǎng)比是PMOS晶體管(307a/b)寬長(zhǎng)比的兩倍，NMOS晶體管(306)的寬長(zhǎng)比是NMOS晶體管(308a/b)寬長(zhǎng)比的兩倍，PMOS晶體管(400)和運(yùn)算放大器(309)構(gòu)成的穩(wěn)壓電路，用于穩(wěn)定PMOS晶體管(307a/b)的源端電壓。
6.根據(jù)權(quán)利要求1所述的失調(diào)存儲(chǔ)的低功耗高速比較器，其特征在于，在另一種實(shí)現(xiàn)中，所述偽差分二級(jí)預(yù)放大器包括，PMOS晶體管(302)，PMOS晶體管(307a)，PMOS晶體管(307b)，PMOS 晶體管(500)，NMOS 晶體管(308a)，NMOS 晶體管(308b)，其中，PMOS 晶體管(302)的源極，PMOS晶體管(500)的源極分別與電源相接；PM0S晶體管(302)的源極和PMOS晶體管(302)的柵極相接，并與PMOS晶體管(500)的柵極相接，構(gòu)成電流鏡結(jié)構(gòu)；PM0S晶體管(307a)的源極和PMOS晶體管(307b)的源極相接，并與PMOS晶體管(500)的漏極相接；PM0S晶體管(307a)的柵極和NMOS晶體管(308a)的柵極相接，作為所述二級(jí)預(yù)放大器的正輸入端(105)，PMOS晶體管(307a)的漏極和NMOS晶體管(308a)的漏極相接，作為所述二級(jí)預(yù)放大器的負(fù)輸出端(107)，NMOS晶體管(308a)的源極接地；PM0S晶體管(307b)的柵極和NMOS晶體管(308b)的 柵極相接，作為所述二級(jí)預(yù)放大器的負(fù)輸入端(106)，PM0S晶體管(307b)的漏極和NMOS晶體管(308b)的漏極相接，作為所述二級(jí)預(yù)放大器的正輸出端(108)，NMOS晶體管(308b)的源極接地。
7.根據(jù)權(quán)利要求6所述的的偽差分二級(jí)預(yù)放大器，其特征在于，所述PMOS晶體管(302)的寬長(zhǎng)比和PMOS晶體管(500)的寬長(zhǎng)比設(shè)置是成比例的，PMOS晶體管(307a)的寬長(zhǎng)比和PMOS晶體管(307b)的寬長(zhǎng)比設(shè)置是匹配的，NMOS晶體管(308a)的寬長(zhǎng)比和NMOS晶體管(308b)的寬長(zhǎng)比設(shè)置是匹配的。
8.根據(jù)權(quán)利要求1所述的失調(diào)存儲(chǔ)的低功耗高速比較器，其特征在于，在另一種實(shí)現(xiàn)中，所述偽差分二級(jí)預(yù)放大器包括，PMOS晶體管(302)，PMOS晶體管(303)，PMOS晶體管(305)，PMOS 晶體管(307a)，PMOS 晶體管(307b)，PMOS 晶體管(600)，NMOS 晶體管(306)，NMOS 晶體管(308a)，NMOS 晶體管(308b)，NMOS 晶體管(601)，NMOS 晶體管(602)，其中，PMOS晶體管(302) ,PMOS晶體管(303)的源極，PMOS晶體管(600)的源極分別與電源相接；PMOS晶體管(302)的源極和PMOS晶體管(302)的柵極相接，并與PMOS晶體管(303)的柵極，PMOS晶體管(600)的柵極相接，構(gòu)成電流鏡結(jié)構(gòu)；PM0S晶體管(303)的漏極和NMOS晶體管(602)的漏極和柵極相接，并與NMOS晶體管(601)的柵極相接；PM0S晶體管(305)的源極與NMOS晶體管(602)的源極相接，PMOS晶體管(305)的漏極和PMOS晶體管(305)的柵極相接，并與NMOS晶體管(306)的漏極和柵極相接，NMOS晶體管(306)的源極與地相接，構(gòu)成偏置電路；PM0S晶體管(600)的漏極與NMOS晶體管(601)的漏極相接；PM0S晶體管(307a)的源極和PMOS晶體管(307b)的源極相接，并NMOS晶體管(601)的源極相接；PMOS晶體管(307a)的柵極和NMOS晶體管(308a)的柵極相接，作為所述二級(jí)預(yù)放大器的正輸入端(105)，PMOS晶體管(307a)的漏極和NMOS晶體管(308a)的漏極相接，作為所述二級(jí)預(yù)放大器的負(fù)輸出端(107)，NMOS晶體管(308a)的源極接地；PM0S晶體管(307b)的柵極和NMOS晶體管(308b)的柵極相接，作為所述二級(jí)預(yù)放大器的負(fù)輸入端(106)，PMOS晶體管(307b)的漏極和NMOS晶體管(308b)的漏極相接，作為所述二級(jí)預(yù)放大器的正輸出端(108)，NMOS晶體管(308b)的源極接地。
9.根據(jù)權(quán)利要求8所述的的偽差分二級(jí)預(yù)放大器，其特征在于，所述PMOS晶體管(302)的寬長(zhǎng)比和PMOS晶體管(303)的寬長(zhǎng)比設(shè)置是成比例的，所述PMOS晶體管(302)的寬長(zhǎng)比和PMOS晶體管(600)的寬長(zhǎng)比設(shè)置是成比例的，PMOS晶體管(307a)的寬長(zhǎng)比和PMOS晶體管(307b)的寬長(zhǎng)比設(shè)置是匹配的，NMOS晶體管(308a)的寬長(zhǎng)比和NMOS晶體管(308b)的寬長(zhǎng)比設(shè)置是匹配的，PMOS晶體管(305)的寬長(zhǎng)比是PMOS晶體管(307a/b)寬長(zhǎng)比的兩倍，NMOS晶體管(306)的寬長(zhǎng)比是NMOS晶體管(308a/b)寬長(zhǎng)比的兩倍。
【文檔編號(hào)】H03K5/22GK103546127SQ201210238414
【公開日】2014年1月29日 申請(qǐng)日期:2012年7月11日 優(yōu)先權(quán)日:2012年7月11日
【發(fā)明者】陳蒙, 魯文高, 王冠男, 方然, 游立, 肖永強(qiáng), 張雅聰, 陳中建, 吉利久 申請(qǐng)人:北京大學(xué)