使用動態(tài)電平移位架構(gòu)的電平移位電壓信號的系統(tǒng)和方法
【專利摘要】一種用以以最小化的硅面積將多個信號從第一電壓域電平移位至第二電壓域的系統(tǒng)和方法。電平移位系統(tǒng)可以通過實施耦接到多個動態(tài)電平移位器的靜態(tài)電平移位器而組織。靜態(tài)電平移位器可以為動態(tài)電平移位器中的每一個提供電壓控制信號。動態(tài)電平移位器中的每一個可以將單獨的輸入信號從第一電壓域電平移位至第二電壓域。
【專利說明】使用動態(tài)電平移位架構(gòu)的電平移位電壓信號的系統(tǒng)和方法
[0001]背景
[0002]電壓電平移位電路在兩個不同的電壓域下的電路系統(tǒng)之間提供接口。不同的電壓域?qū)τ谙M性電子集成電路系統(tǒng)而言常常是必需的。第一集成電路可以體現(xiàn)例如為攜帶在第一組電壓(例如接地電壓(OV)與1.8V)之間變化的數(shù)字電壓信號的數(shù)字控制器。第二集成電路可以體現(xiàn)為電荷耦合裝置(CXD)并且可能需要在第二組電壓(例如-8V與15V)之間變化的離散的操作電壓信號。電平移位電路可以將信號從第一集成電路的域轉(zhuǎn)換到第二集成電路的域。
[0003]已經(jīng)使用電平移位電路來執(zhí)行這樣的域之間的電壓轉(zhuǎn)換。在一種應用中，電平移位電路可以實施為兩級電路以完成OV至1.8V范圍與-8V至15V范圍之間的轉(zhuǎn)換。第一級將輸入范圍轉(zhuǎn)換至中間OV至15V范圍，并然后，第二級將中間范圍轉(zhuǎn)換至最終-8V至15V范圍。
[0004]已經(jīng)使用面積集中的靜態(tài)電平移位器電路完成兩級實施。由于電壓范圍的大小發(fā)散，所以電平移位器內(nèi)的裝置必須更大，這增加由這樣的裝置占據(jù)的硅面積。此外，對于在兩個域之間延伸的各輸出信號線，已知的實施采用獨立的電平移位器電路。隨著系統(tǒng)設計發(fā)展和接口信號的數(shù)量增加，面積消耗問題隨之增加(scale in kind)。
[0005]因此，在本領域中存在對將信號從低電壓域轉(zhuǎn)換至高電壓域并且最小化面積的電平移位器系統(tǒng)的需要。
【專利附圖】

【附圖說明】
[0006]圖1示出根據(jù)本發(fā)明的實施方案的電平移位器系統(tǒng)的框圖。
[0007]圖2示出根據(jù)本發(fā)明的實施方案的用于將輸入信號從第一電壓域電平移位至第二電壓域的方法。
[0008]圖3描述適合于與前述實施方案的電平移位器系統(tǒng)一起使用的不例性靜態(tài)電平移位器設計的電路圖。
[0009]圖4描述適合于與前述實施方案的電平移位器系統(tǒng)一起使用的不例性動態(tài)電平移位器設計的電路圖。
【具體實施方式】
[0010]本發(fā)明的實施方案提供用以以保守的硅面積將多個信號從第一電壓域電平移位到第二電壓域的技術。根據(jù)這樣的實施方案，電平移位系統(tǒng)可以通過實施耦接到多個動態(tài)電平移位器的靜態(tài)電平移位器而組織。靜態(tài)電平移位器可以為動態(tài)電平移位器中的每一個提供電壓控制信號。動態(tài)電平移位器中的每一個可以將單獨的輸入信號從第一電壓域電平移位至第二電壓域。實施耦接到多個動態(tài)電平移位器的靜態(tài)電平移位器所需的硅面積可以小于實施多個兩級靜態(tài)電平移位器所需的面積。
[0011]圖1示出根據(jù)本發(fā)明的實施方案的電平移位器系統(tǒng)100的框圖。系統(tǒng)100可以在用以將多個輸入數(shù)據(jù)信號Din (150.1-150.η)從第一電壓域移位到第二電壓域中得到應用。如圖1中所示，系統(tǒng)100可以包括靜態(tài)電平移位器110和多個動態(tài)電平移位器120.1-120.η。動態(tài)電平移位器120.1-120.η各自可以具有用于相應的輸入數(shù)據(jù)信號DIN150.1-150.η的輸入端和用于相應的經(jīng)電平移位的輸出數(shù)據(jù)信號DoUT160.1-160.η的輸出端。輸出數(shù)據(jù)信號可以耦接到系統(tǒng)100所駐留的集成電路的輸出引腳。靜態(tài)電平移位器110可以將輸入選通信號從第一電壓域向上轉(zhuǎn)換至第二電壓域，經(jīng)轉(zhuǎn)換的輸入選通信號可以共同被輸入到動態(tài)電平移位器120.1-120.η并且控制動態(tài)電平移位器120.1-120.η的操作。
[0012]在實施方案中，靜態(tài)電平移位器110可以從第一和第二電壓域的電源170、180(gp，0V至1.8V和-8V至15V)接收操作功率。動態(tài)電平移位器120.1-120.η可以從第二域的電源180接收操作功率。
[0013]靜態(tài)電平移位器110可以接收在第一電壓域內(nèi)變化的選通信號130并且可以產(chǎn)生在第二電壓域內(nèi)變化的輸出選通(示出為VraTm112)。VraTm112選通可以控制動態(tài)電平移位器120.1-120.η的操作以確定動態(tài)電平移位器120.1-120.η何時可以改變它們的輸出狀態(tài)。在被稱為“復位”狀態(tài)的一種狀態(tài)下，VraTm112選通可以使動態(tài)電平移位器120.1-120.η的操作復位。在此期間，動態(tài)電平移位器120.1-120.η可以輸出無效數(shù)據(jù)。在另一種“激活”狀態(tài)下，VrommI 12選通可以激活動態(tài)電平移位器120.1-120.η以將輸入數(shù)據(jù)信號150.1-150.η從第一電壓域向上轉(zhuǎn)換至第二電壓域中的輸出數(shù)據(jù)信號160.1-160.η。選通信號130可以充當系統(tǒng)100的時鐘信號，該時鐘信號限定新的數(shù)據(jù)可以從系統(tǒng)100輸出的速率。
[0014]系統(tǒng)100可以在集成電路在不同的電壓域中操作的電路系統(tǒng)中得到應用。例如，圖1示出如在第一集成電路中提供的并且對第二集成電路提供輸出的系統(tǒng)100。在這樣的應用中，第一集成電路可以使用在第一電壓域中操作的其它電路系統(tǒng)(未示出)來處理數(shù)據(jù)。第二集成電路可以使用在第二電壓域中操作的電路系統(tǒng)(也未示出)來處理數(shù)據(jù)。舉例來說，第一集成電路可以是可以在OV和1.8V的電壓域下操作的CCD驅(qū)動器，并且第二集成電路可以是可以在-8V和15V的電壓下操作的CXD (電荷耦合裝置)圖像傳感器。以這種方式，電平移位器系統(tǒng)100可以將控制信號從第一電壓域移位至第二電壓域并且將所述控制信號經(jīng)引腳從第一集成電路輸出。經(jīng)移位的控制信號可以經(jīng)對應的引腳輸入至第二集成電路。
[0015]系統(tǒng)100可能在從集成電路輸出的數(shù)據(jù)的內(nèi)容在輸入選通130的速度下可能不改變的一些應用中得到使用。例如，在CCD應用中，系統(tǒng)100可以將控制數(shù)據(jù)輸出到第二集成電路，該控制數(shù)據(jù)能夠預期持續(xù)所測量的無視選通信號130的速率延長的一段時間。在實施方案中，該系統(tǒng)可以包括門電路140和控制器190?？刂破?90可以確定輸入數(shù)據(jù)Din150.1-150.η的內(nèi)容是否正在改變。如果輸入數(shù)據(jù)DIN150.1-150.η的內(nèi)容從一個選通周期到下一個選通周期保持為靜態(tài)的，則在選通信號130由靜態(tài)電平移位器110接收之前，控制器190可以促使門電路140抑制選通信號130。對選通信號130的抑制操作可以防止動態(tài)電平移位器120.1-120.η消耗功率，否則過渡到復位狀態(tài)并且回到將相同的數(shù)據(jù)輸出至輸出引腳的激活狀態(tài)將消耗功率。
[0016]圖2示出根據(jù)本發(fā)明的實施方案的用于使用電平移位器系統(tǒng)將輸入信號從第一電壓域電平移位至第二電壓域的方法。如在塊210中所示，第一和第二操作電壓域可以作為電平移位器系統(tǒng)的電源被激活。在第一電壓域內(nèi)的復位選通可以輸入到靜態(tài)電平移位器，并且靜態(tài)電平移位器可以由此產(chǎn)生可以共同施加于多個動態(tài)電平移位器中的每一個的第二電壓域內(nèi)的復位選通(塊220)。多個動態(tài)電平移位器中的每一個可以響應于復位選通使它們的操作復位(塊230)。來自第一電壓域的第二激活選通然后可以輸入到靜態(tài)電平移位器，并且靜態(tài)電平移位器可以由此產(chǎn)生可以施加于多個動態(tài)電平移位器中的每一個的第二電壓域內(nèi)的激活選通(塊240)。多個動態(tài)電平移位器中的每一個可以進入激活操作并且操作以對來自第一電壓域的輸入數(shù)據(jù)信號進行向上轉(zhuǎn)換(塊250)。動態(tài)電平移位器中的每一個可以輸出在第二電壓域內(nèi)的數(shù)據(jù)信號(塊260)。在實施方案中，如果沒有數(shù)據(jù)信號是動態(tài)的，則可以限制復位選通輸入到靜態(tài)電平移位器(塊270 )。
[0017]圖3示出根據(jù)本發(fā)明的實施方案的靜態(tài)電平移位器電路300。靜態(tài)電平移位器300可以包括第一級電路310和第二級電路320。第一級電路310和第二級電路320兩者均可以被配置為電壓電平移位器。第一級電路可以通過轉(zhuǎn)換輸入信號的高電壓分量而在兩個電壓域之間執(zhí)行轉(zhuǎn)換的第一步。因此，第一級可以耦接到第二電壓域的源極電源Vhi2以及耦接到第一電壓域的漏極電源U。第二級電路320可以通過轉(zhuǎn)換輸入信號的低電壓分量而執(zhí)行轉(zhuǎn)換的第二步。因此，第二級320可以耦接到第二電壓域的源極電源Vhi2以及耦接到第二電壓域的漏極電源U。
[0018]第一級電路310可以包括在相應的電源之間延伸的一對電路路徑。各電路路徑可以包括相應的PMOS晶體管MPO和MPl以及相應的NMOS晶體管MNO和MNl。各NMOS晶體管ΜΝ0,MN I的柵極可以耦接到差分輸入信號IN1、IN1#中的一個。各PMOS晶體管的柵極可以耦接到在相反的電路路徑的晶體管之間形成的中間節(jié)點(例如，MPO的柵級可以耦接到中間節(jié)點N2)。輸出端子0UT1、0UT1#可以分別連接到在各電路路徑的PMOS晶體管與NMOS晶體管之間的中間節(jié)點H如所指出的，第一和第二電路路徑可以從第一電壓域的一個電源(在該示例中，U)延伸到第二電壓域的電源Vhi2。因此，來自第一級電路310的輸出可以在第一電壓域的一個干線電壓(U)與第二電壓域的干線電壓(VHI2)之間變化。
[0019]在操作期間，差分輸入信號IN、IN#可以施加于NMOS晶體管，這使得晶體管中的一個(如，ΜΝ0)變成導電的。配對NMOS晶體管保持為非導電的。作為響應，節(jié)點NI處的電壓可以放電至U，這可以促使在相反的電路路徑中的PMOS晶體管(MPl)變成導電的。當PMOS晶體管MPl變成導電時，節(jié)點Ν2處的電壓可以上升到Vhi2。在Vhi2處的上升電壓可以將在相反的電路路徑中的PMOS晶體管MPO箝位在非導電狀態(tài)下。因此，節(jié)點NI和N2生成到下一個電路級320的差分輸出信號0UT1、0UT1#。
[0020]第二級電路320也可以配置有在相應的電源之間延伸的一對交叉耦合電路路徑。各電路路徑可以包括相應的PMOS晶體管MP3和MP4和相應的NMOS晶體管麗3和MN4。各相應的NMOS晶體管MN3和MN4的柵極可以耦接到在相反的電路路徑的晶體管之間形成的中間節(jié)點N4或N5 (例如，麗3柵級可以耦接到中間節(jié)點N4)。PMOS晶體管的柵極可以分別耦接到來自第一電路級310的輸出端子。來自第二電路級320的輸出端子可以分別耦接到中間節(jié)點N4、N5。類似地，第一和第二電路路徑可以從第二電壓域的一個電源(在該示例中，Vlo2)延伸到第二電壓域的電源Vhi2。因此，來自第二級電路的輸出可以在第二域的兩個干線電壓(U和Vhi2)之間變化。
[0021]在操作期間，差分輸入信號IN2、IN2#可以從第一級310施加于第二電路級320。輸入信號可以促使PMOS晶體管中的一個(如，MP4)變成導電的。配對PMOS晶體管MP3保持為非導電的。作為響應，節(jié)點N5處的電壓可以充電至VHI2，這可以促使在相反的電路路徑中的NMOS晶體管(麗3)變成導電的。當NMOS晶體管麗3變?yōu)閷щ姇r，節(jié)點N4處的電壓可以放電至U。節(jié)點N4處的放電電壓可以將在相反的電路路徑中的NMOS晶體管MN4箝位在非導電狀態(tài)下。因此，節(jié)點N4和N5生成來自第二電路級320的差分輸出信號0UT2、0UT2#。
[0022]可選地，第一級310可以包括由晶體管MP2和MN2形成的反相器315。在該實施方案中，OUTI#輸出可以取自在這些晶體管MP2、麗2之間形成的節(jié)點N3而非取自節(jié)點N1。晶體管MP2、麗2的柵極可以耦接到OUTl端子(節(jié)點N2)。
[0023]在操作期間，如上文所描述的，當將差分輸入信號輸入到第一電路級310時，節(jié)點N1和N2處建立差分電壓。節(jié)點N2處的電壓可以驅(qū)動反相器315的晶體管MP2、麗2，反相器315可以在節(jié)點N3處建立對節(jié)點N2處的電壓的補充的電壓。因此，差分輸出信號可以從第一電路級310從節(jié)點N2和N3輸出。然而，因為節(jié)點N2處的電壓驅(qū)動反相器315，所以節(jié)點N2處的電壓可以在比可以在節(jié)點N3處建立的電壓較早的時間變得穩(wěn)定。當輸出信號0UT1、0UT1#可以輸入到第二電路級320時，該等待時間可以減小0UT1、0UT1#信號同時產(chǎn)生的情況下可能出現(xiàn)的小故障和其它異常情況的機會。因此，反相器315可以增強電平移位器300的操作穩(wěn)定性。
[0024]可選地，第二電路級320可以包括一對傾斜子電路以在不存在來自第一級310的激活輸入數(shù)據(jù)的情況下驅(qū)動輸出端子0UT2、0UT2#。第一傾斜子電路330.1可以包括晶體管MP5，該晶體管MP5的柵級經(jīng)電阻器Rl耦接到Vhi2。晶體管MP5的源極和漏極可以耦接到輸出節(jié)點N4。類似地，第二子傾斜電路330.2可以包括晶體管麗7，該晶體管麗7的柵級經(jīng)另一個電阻器R2耦接到νω2。晶體管麗7的源極和漏極可以耦接到輸出節(jié)點Ν5。
[0025]傾斜子電路330.1，330.2可使靜態(tài)電平移位器在通電操作期間的輸出穩(wěn)定。在系統(tǒng)通電期間，第一傾斜子電路330.1可以以預定的電壓對中間節(jié)點N4加偏壓，這可以防止輸出信號0UT2漂移。這可以通過使ΜΡ5的源極和漏極連接短路來實現(xiàn)，這可以有效地促使ΜΡ5在電路中像電容器那樣運行。因此，小偏壓可以施加在中間節(jié)點N4處。然而，在通電期間，小偏壓電流可以流經(jīng)裝置并且將期望的偏壓施加在中間節(jié)點N4處。對于在中間節(jié)點N5處用晶體管ΜΝ7實施的可以防止0UT2#在通電期間漂移的第二傾斜子電路330.2，類似的設計和操作可能遵循。
[0026]第二級電路320可以進一步包括串聯(lián)連接在相應的晶體管麗3和ΜΝ4與漏極電源干線νω2之間的交叉耦合NMOS晶體管ΜΝ5和ΜΝ6。ΜΝ5和ΜΝ6柵極可以分別耦接到中間節(jié)點N4和Ν5。在電路操作期間，晶體管麗5和ΜΝ6可以用于減小電路輸出的強度和晶體管MP3和MP4的大小。
[0027]根據(jù)該操作，在第一級電路310內(nèi)，晶體管MNO和麗I可以稱為“驅(qū)動”晶體管，并且MPO和MPl可以稱為“負載”晶體管。類似地，在第二級電路320內(nèi)，晶體管MP3和MP4可以是驅(qū)動晶體管，并且晶體管ΜΝ3和ΜΝ4可以是負載晶體管。驅(qū)動/負載命名法可以指示驅(qū)動晶體管可以被配置成在操作期間將負載晶體管切換至導電狀態(tài)的關系。
[0028]為了將第一級電路輸入從低電壓移位至高壓，驅(qū)動晶體管MNO和麗I與它們的負載晶體管配對物MPO和MPl相比在相對硅大小上可以大得多。為了將負載晶體管切換至導電狀態(tài)，必須克服某一柵級閾值電壓。克服用于負載晶體管的該柵級閾值電壓是兩個電源電壓以及負載和驅(qū)動晶體管之間的相對大小差異的函數(shù)。當負載晶體管電源電壓(例如，VHI2,對于MPI)可能比驅(qū)動晶體管電源電壓(例如，νω2,對于MNO)大幾個數(shù)量級時,驅(qū)動晶體管可以比負載晶體管大幾個數(shù)量級以驅(qū)動負載晶體管柵級超過其閾值電壓。因此，將大量低電壓輸入信號電平移位至高電壓輸出信號可以低效消耗微芯片或集成電路的大型娃面積。
[0029]前述實施方案中所示的靜態(tài)電平移位器300可以作為圖1的靜態(tài)電平移位器110得到應用。
[0030]圖4是根據(jù)本發(fā)明的實施方案的動態(tài)電平移位器400的電路圖。動態(tài)電平移位器400可以通過轉(zhuǎn)換輸入信號的高低電壓分量(例如，1.8V至15V和OV至-8V)在兩個電壓域之間執(zhí)行轉(zhuǎn)換。因此，動態(tài)電平移位器400可以耦接到第二電壓域的源極電源和漏極電源(Vhi2^P Vlo2)。
[0031]動態(tài)電平移位器400可以包括在相應的電源之間延伸的多條電路路徑。一對電路路徑各自可以包括一對PMOS晶體管MPO和MPl、MP2和MP3和一對NMOS晶體管MNO和麗2、或麗I和麗3。PMOS對可以并行連接在第二電壓域的電壓電源(VHI2)與相應的路徑中的中間節(jié)點NpN2之間。在各路徑中的一個PMOS晶體管MP1、MP2的柵極可以耦接到另一條路徑的中間節(jié)點K、N2 (例如，MPl的柵極可以耦接到中間節(jié)點N2X其它PMOS晶體管ΜΡ0、MP3的柵極可以耦接到選通信號
[0032]各路徑中的NMOS晶體管可以串聯(lián)地耦接在路徑的中間節(jié)點N1、N2與兩條路徑共用的第三節(jié)點N3之間。各路徑中的NMOS晶體管MNO和麗I中的一個的柵極可以耦接到另一條路徑的中間節(jié)點NpN2。各路徑的其它NMOS晶體管麗2、麗3的柵極可以接收相應的差分輸入信號INI或INI#。在這個意義上，晶體管對MNOIMPI和麗ι |mp2被配置為反相器以使存在于配對信號路徑的中間節(jié)點 NpN2處的信號反相。最終NMOS晶體管MN6可以耦接在節(jié)點N3與第二電壓域的另一個電源 (在該示例中，νω2)之間。晶體管ΜΝ6的柵極可以耦接到
選通信號 ^CONTROL ο
[0033]動態(tài)電平移位器400可以包括其它電路路徑，所述其它電路路徑包括一對反相器402、404，所述一對反相器402、404各自包括串聯(lián)耦接的PMOS晶體管(MP4、MP5)和NMOS晶體管(MN4、麗5)。這些反相器晶體管的柵極可以耦接到前兩條電路路徑的相應的中間節(jié)點NpN2。動態(tài)電平移位器400的輸出端子可以取自PMOS晶體管與NMOS晶體管之間的中間節(jié)點。以這種方式，來自動態(tài)電平移位器的輸出信號(0UT1、0UT1#)將是在中間節(jié)點NpN2處產(chǎn)生的電壓的反相。
[0034]動態(tài)電平移位器400可以通過兩個階段的操作進行:復位狀態(tài)和激活狀態(tài)。在復位狀態(tài)下，動態(tài)電平移位器400可以輸出在數(shù)據(jù)輸出OUTl和0UT1#上存在的無效數(shù)據(jù)信號。在激活狀態(tài)下，動態(tài)電平移位器400可以操作以將信號從第一電壓域存在的動態(tài)電平移位器數(shù)據(jù)輸入INl和IN1#向上轉(zhuǎn)換(upconvert)至第二電壓域存在的輸出數(shù)據(jù)信號OUTl 和 0UT1#。
[0035]在復位狀態(tài)期間，控制信號Vamm可以施加于晶體管MPO和MP3，可以促使這些晶體管接通。因此，節(jié)點NjPN2可以被驅(qū)動至VHI2電壓。晶體管MP2的柵極和麗I柵極可以經(jīng)中間節(jié)點N1被驅(qū)動至Vhi2電壓。晶體管MP2可以被驅(qū)動成非導電的，而晶體管麗I可以被驅(qū)動成導電的。使晶體管MNl切換成導電的可以促使Vhi2電壓沿著第二路徑進一步傳播到晶體管麗3的源極。類似地，Vhi2電壓可以經(jīng)晶體管MP3施加到節(jié)點N2并且進一步施加到MPl和MNO的柵極。MPl可以被驅(qū)動到非導電狀態(tài)，并且MNO可以以類似的方式被驅(qū)動到導電狀態(tài)。VHI2電壓可以在晶體管麗2的源極上發(fā)展。因此，VHI2電壓在復位狀態(tài)期間可以在節(jié)點NpN2處發(fā)展，這可以將輸出端子0UT1、0UT1#處的電壓驅(qū)動到νω2。
[0036]在激活狀態(tài)期間，Vconteol輸入可以變化，這致使MPO和MPl為非導電的，并且致使ΜΝ6為導電的。另外，激活數(shù)據(jù)IN1、IN1#可以施加在晶體管麗2和麗3的柵極處。可以提供來自第一電壓域的輸入數(shù)據(jù)信號。作為響應，晶體管麗2和麗3可以變成導電的。當麗2開始導電時，中間節(jié)點N1在其電路路徑中可以開始放電到νω2。類似地，當麗3開始導電時，中間節(jié)點N2在其電路路徑中也可以開始放電到νω2。各路徑可以放電的速率可以由分別施加到麗2和麗3的電壓來確定。施加到麗3而非麗2的較高電壓可以促使第二路徑比第一路徑更快地放電。結(jié)果，在配對電路路徑的晶體管MPl和MNO的柵極處的電壓也可以更快地放電到U，這可以促使晶體管MPI變成導電的，而MNO變成非導電的。反過來，在中間節(jié)點NI處的電壓可以被箝位到Vhi2。反相器402、404可以產(chǎn)生可以使存在于節(jié)點N1和N2處的電壓反相的輸出信號0UT1、0UT1#。在前述示例中，因為電壓νω2可以存在于節(jié)點N2處，所以0UT1#可以被設置到VHI2，并且因為電壓VHI2可以存在于節(jié)點&處，所以OUTl可以被設置到U。
[0037]動態(tài)電平移位器操作400與靜態(tài)電平移位器操作的不同之處在于，不需要驅(qū)動晶體管用于動態(tài)電平移位器400操作。替代地，電壓控制輸入端Vromm可以促使晶體管ΜΡ0、MPl和MN6變成導電的，并且將第二域電源電壓施加到第一和第二路徑。通過該操作，動態(tài)電平移位器400可以利用電源電壓來控制電路內(nèi)的晶體管切換操作。與靜態(tài)電平移位器相t匕，在動態(tài)電平移位器電路內(nèi)的單個晶體管可以不用負責驅(qū)動另一個負載晶體管的閾值柵極電壓而是電源電壓，并且Vromm可以控制晶體管切換。因此，在電路內(nèi)的晶體管在硅大小上可以相對相等。與同樣定位的用大量靜態(tài)電平移位器電路實施的系統(tǒng)相比，該操作特性可以允許動態(tài)電平移位器系統(tǒng)利用較小的硅面積來將大量低電壓輸入信號電平移位。
[0038]如所示的，圖4示出在連接到低壓電源νω2之前延伸跨越共用控制晶體管ΜΝ6的兩條電路路徑。在另一個實施方案中，電路路徑可以設置有它們自身獨立的均連接到的控制晶體管(未示出)。然而，該實施方案招致超過圖4中所示的實施方案的附加組件的成本。
[0039]本發(fā)明的一些實施方案在本文中被特別地示出和描述。然而，應領會，在不脫離本發(fā)明的精神和預定的范圍的情況下，本發(fā)明的修改和變化由以上教義覆蓋并且在所附權利要求的權限內(nèi)。在前述電路中的任一個電路中的相應的NMOS或PMOS晶體管類型中的每一個可以與相應的PMOS或NMOS晶體管互換，而使電路的電壓干線反相以實現(xiàn)本發(fā)明的范圍和教義內(nèi)的電平移位。
【權利要求】
1.一種電壓移位數(shù)據(jù)傳輸系統(tǒng),其包括: 靜態(tài)電平移位器，其具有用于在第一電壓域內(nèi)的控制信號的輸入端和用于表示移位到第二電壓域的選通信號的信號的輸出端；以及 多個動態(tài)電平移位器，各自具有耦接到所述移位的選通信號的第一輸入端、用于在所述第一電壓域內(nèi)的相應的數(shù)據(jù)信號的第二輸入端以及用于表示移位到所述第二電壓域的相應的數(shù)據(jù)信號的信號的輸出端。
2.根據(jù)權利要求1所述的系統(tǒng)，其中，所述動態(tài)電平移位器的特征在于復位階段和激活階段，所述動態(tài)電平移位器在所述激活階段期間輸出所述移位的數(shù)據(jù)信號。
3.根據(jù)權利要求1所述的系統(tǒng)，其還包括激活檢測器，所述激活檢測器耦接到所述第一電壓域的數(shù)據(jù)信號以當所述數(shù)據(jù)信號是靜態(tài)時阻止來自所述靜態(tài)電平移位器的所述移位的選通信號的轉(zhuǎn)變。
4.根據(jù)權利要求1所述的系統(tǒng)，其中，所述靜態(tài)電平移位器包括: 在所述第一電壓域的電源與所述第二電壓域的電源之間延伸的第一級交叉耦合晶體管電路路徑，各路徑包括耦接到選通信號的差分對中的一個的晶體管；以及 在所述第二電壓域的電源之間延伸的第二級交叉耦合晶體管電路路徑，各路徑包括耦接到所述第一級的所述電路路徑中相應的一個的晶體管。
5.根據(jù)權利要求1所述的系統(tǒng)，其中，所述靜態(tài)電平移位器包括: 在所述第一電壓域的電源與所述第二電壓域的電源之間延伸的第一級交叉耦合晶體管電路路徑，各路徑包括耦接到選通信號的差分對中的一個的晶體管； 反相器，其具有耦接到來`自所述第一級的第一電路路徑的輸入端；以及在所述第二電壓域的電源之間延伸的第二級交叉耦合晶體管電路路徑，第一路徑包括耦接到所述反相器輸出端的晶體管，并且第二路徑包括耦接到所述第一級的第二路徑的晶體管。
6.根據(jù)權利要求1所述的系統(tǒng)，其中，至少一個動態(tài)電平移位器包括在所述第二電壓域的電源之間延伸的第一對交叉耦合電路路徑，各電路路徑包括: 數(shù)據(jù)晶體管，其具有用于在所述第一電壓域中的數(shù)據(jù)信號的差分對中的一個的輸入端， 一對晶體管，所述一對晶體管作為反相器連接并且具有耦接到另一個電路路徑的中間節(jié)點的輸入端， 第一控制晶體管，其具有在第一電源與所述電路路徑的所述中間節(jié)點之間延伸的源極到漏極路徑并且具有耦接到所述移位的選通信號的輸入端，以及 第二控制晶體管，其具有在第二電源與所述數(shù)據(jù)晶體管之間延伸的源極到漏極路徑并且具有耦接到所述移位的選通信號的輸入端。
7.根據(jù)權利要求1所述的系統(tǒng)，其中，至少一個動態(tài)電平移位器包括: 在所述第二電壓域的電源之間延伸的第一對交叉耦合電路路徑，各電路路徑包括: 數(shù)據(jù)晶體管，其具有用于在所述第一電壓域中的數(shù)據(jù)信號的差分對中的一個的輸入端， 一對晶體管，所述一對晶體管作為反相器連接并且具有耦接到另一個電路路徑的中間節(jié)點的輸入端，以及第一控制晶體管，其具有在第一電源與所述電路路徑的所述中間節(jié)點之間延伸的源極到漏極路徑并且具有耦接到所述移位的選通信號的輸入端；以及 另一個控制晶體管，其具有在第二電源與兩個電路路徑的所述數(shù)據(jù)晶體管之間延伸的源極到漏極路徑并且具有耦接到所述移位的選通信號的輸入端。
8.根據(jù)權利要求1所述的系統(tǒng)，其中，所述動態(tài)電平移位器的輸出端直接耦接到集成電路的輸出引腳。
9.一種電路系統(tǒng),其包括: 第一集成電路，其具有用于多個控制信號的輸入端，所述輸入端在第一電壓域中可操作， 第二集成電路，其具有耦接到所述第一集成電路的所述控制輸入端的輸出端并且具有在第二電壓域中可操作的內(nèi)部處理邏輯，所述第二集成電路具有輸出系統(tǒng)，所述輸出系統(tǒng)包括: 靜態(tài)電平移位器，其具有用于在第二電壓域內(nèi)的控制信號的輸入端和用于表示移位到所述第一電壓域的選通信號的信號的輸出端；以及 多個動態(tài)電平移位器，各自具有耦接到所述移位的選通信號的第一輸入端、用于在所述第二電壓域內(nèi)的相應的數(shù)據(jù)信號的第二輸入端以及用于表示移位到所述第一電壓域的所述相應的數(shù)據(jù)信號的信號的輸出端。
10.根據(jù)權利要求9 所述的系統(tǒng)，其中，所述靜態(tài)電平移位器包括: 在所述第二電壓域的電源與所述第一電壓域的電源之間延伸的第一級交叉耦合晶體管電路路徑，各路徑包括耦接到選通信號的差分對中的一個的晶體管；以及 在所述第一電壓域的電源之間延伸的第二級交叉耦合晶體管電路路徑，各路徑包括耦接到所述第一級的所述電路路徑中相應的一個的晶體管。
11.根據(jù)權利要求9所述的系統(tǒng)，其中，所述靜態(tài)電平移位器包括: 在所述第二電壓域的電源與所述第一電壓域的電源之間延伸的第一級交叉耦合晶體管電路路徑，各路徑包括耦接到選通信號的差分對中的一個的晶體管； 反相器，其具有耦接到來自所述第一級的第一電路路徑的輸入端；以及在所述第一電壓域的電源之間延伸的第二級交叉耦合晶體管電路路徑，第一路徑包括耦接到所述反相器輸出端的晶體管，并且第二路徑包括耦接到所述第一級的第二路徑的晶體管。
12.根據(jù)權利要求9所述的系統(tǒng)，其中，至少一個動態(tài)電平移位器包括在所述第一電壓域的電源之間延伸的第一對交叉耦合電路路徑，各電路路徑包括: 數(shù)據(jù)晶體管，其具有用于在所述第一電壓域中的數(shù)據(jù)信號的差分對中的一個的輸入端; 一對晶體管，所述一對晶體管作為反相器連接并且具有耦接到另一個電路路徑的中間節(jié)點的輸入端， 第一控制晶體管，其具有在第一電源與所述電路路徑的所述中間節(jié)點之間延伸的源極到漏極路徑并且具有耦接到所述移位的選通信號的輸入端，以及 第二控制晶體管，其具有在第二電源與所述數(shù)據(jù)晶體管之間延伸的源極到漏極路徑并且具有耦接到所述移位的選通信號的輸入端。
13.根據(jù)權利要求9所述的系統(tǒng)，其中，至少一個動態(tài)電平移位器包括: 在所述第一電壓域的電源之間延伸的第一對交叉耦合電路路徑，各電路路徑包括: 數(shù)據(jù)晶體管，其具有用于在所述第一電壓域中的數(shù)據(jù)信號的差分對中的一個的輸入端; 一對晶體管，所述一對晶體管作為反相器連接并且具有耦接到另一個電路路徑的中間節(jié)點的輸入端，以及 第一控制晶體管，其具有在第一電源與所述電路路徑的所述中間節(jié)點之間延伸的源極到漏極路徑并且具有耦接到所述移位的選通信號的輸入端；以及 另一個控制晶體管，其具有在第二電源與兩個電路路徑的所述數(shù)據(jù)晶體管之間延伸的源極到漏極路徑并且具有耦接到所述移位的選通信號的輸入端。
14.根據(jù)權利要求9所述的系統(tǒng)，其中，所述動態(tài)電平移位器的輸出端直接耦接到所述第二集成電路的輸出引腳。
15.一種將數(shù)據(jù)信號從第一電壓域轉(zhuǎn)換到第二電壓域的方法，所述方法包括: 將控制選通從所述第一電壓域移位至所述第二電壓域， 在所述控制選通的復位期期間，使多個動態(tài)電平移位器復位，以及在所述控制選通的激活期期間，將輸入到所述動態(tài)電平移位器的數(shù)據(jù)信號從所述第一電壓域移位到所述第二電壓域。
16.根據(jù)權利要求15所述的方法，其中，所述控制選通的所述移位包括將所述選通移位通過一對級: 第一級，其將所述輸入選通的第一電壓極限從所述第一域移位至所述第二電壓域，以及， 第二級，其將所述輸入選通的第二電壓極限從所述第一域移位至所述第二域。
17.根據(jù)權利要求15所述的方法，其還包括: 確定輸入到所述動態(tài)電平移位器的數(shù)據(jù)信號是否已經(jīng)在第一激活期與第二激活期之間改變，以及 如果所述數(shù)據(jù)信號尚未改變，則阻止所述控制選通的復位期的傳播。
18.—種動態(tài)電平移位器電路,其包括: 在電壓域源極電源與漏極電源之間延伸的第一和第二電路路徑， 一系列交叉耦合晶體管，所述一系列交叉耦合晶體管的位置沿著在所述源極電源與相應的第一和第二路徑中間節(jié)點N1和N2之間的所述相應的第一和第二電路路徑。 用于接收在源極和漏極電源電壓范圍內(nèi)的控制電壓的相應的晶體管，所述相應的晶體管的位置沿著在所述源極電源與所述相應的中間節(jié)點N1和N2之間的所述相應的第一和第二電路路徑， 用于接收差分電壓輸入的相應的晶體管，所述晶體管的位置沿著在所述相應的第一和第二路徑中間節(jié)點N1和N2與第三中間節(jié)點N3之間的所述相應的第一和第二電路路徑， 用于接收在所述源極和漏極電源電壓范圍內(nèi)的控制電壓的晶體管，所述晶體管位于所述漏極電源與所述中間節(jié)點N3之間，以及 差分輸出端，其由位于所述源極電源與所述漏極電源之間的耦接到所述相應的第一和第二路徑中間節(jié)點N1和N2的相應的反相器形成。
【文檔編號】H03K19/0185GK103534949SQ201280022998
【公開日】2014年1月22日 申請日期:2012年5月1日 優(yōu)先權日:2011年5月2日
【發(fā)明者】D·弗萊伊 申請人:美國亞德諾半導體公司