專利名稱：一種用于高壓集成電路的延時(shí)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及延時(shí)電路和濾波電路技術(shù)，尤其涉及高壓集成電路(HVIC)中的對(duì)輸 入信號(hào)的延時(shí)和濾波控制電路，該延時(shí)電路還涉及到高壓集成電路中的高壓DMOS技術(shù)。
背景技術(shù)：
高壓集成電路是一種帶有欠壓保護(hù)、邏輯控制等功能的柵極驅(qū)動(dòng)電路，它將電 力電子與半導(dǎo)體技術(shù)結(jié)合，逐漸取代傳統(tǒng)的分立元件，越來越多地被應(yīng)用在IGBT、大功率 MOSFET的驅(qū)動(dòng)領(lǐng)域。高壓集成電路的核心部分是電平轉(zhuǎn)換電路，該電路的功能是在同一晶 圓上將對(duì)地0 15V的信號(hào)轉(zhuǎn)換成對(duì)地600V 615V的信號(hào)。
因?yàn)閼?yīng)用場(chǎng)合的需要，輸入信號(hào)進(jìn)入高壓集成電路內(nèi)部后，通常需要一個(gè)延時(shí)電 路對(duì)信號(hào)進(jìn)行延時(shí)處理，該延時(shí)電路的作用是使輸入信號(hào)的上升沿延時(shí)長(zhǎng)于下降沿延時(shí)， 處理后的信號(hào)進(jìn)入脈沖發(fā)生電路，脈沖發(fā)生電路使信號(hào)的上升沿和下降沿分別產(chǎn)生一個(gè)脈 沖去控制后續(xù)的電平轉(zhuǎn)換電路中的高壓DMOS的導(dǎo)通，從而使低壓區(qū)的信號(hào)傳入高壓區(qū)。
但是，由于電路外部的干擾或者是由于輸入信號(hào)中帶有干擾信號(hào)，使輸入信號(hào)中 存在一些比噪聲寬比通常的有效信號(hào)窄的脈沖，這些脈沖可能使高壓集成電路的輸出端產(chǎn) 生持續(xù)的高電平而不能復(fù)位到低電平，從而導(dǎo)致高壓集成電路產(chǎn)生誤動(dòng)作。發(fā)明內(nèi)容
本發(fā)明的目的在于解決現(xiàn)有技術(shù)的上述不足，提供一種用于高壓集成電路的延時(shí) 電路，即考慮更周全的針對(duì)高壓集成電路的新型延時(shí)電路，該延時(shí)電路電路考慮到了復(fù)雜 的應(yīng)用場(chǎng)合，確保低壓區(qū)的輸入信號(hào)都能成功傳送至高壓區(qū)，避免了高壓集成電路發(fā)生誤 動(dòng)作，從而能有效提高高壓集成電路的可靠性。
所述的一種用于高壓集成電路的延時(shí)電路，由延時(shí)電路、脈沖發(fā)生電路和電平轉(zhuǎn) 換電路組成，所述延時(shí)電路是限窄延時(shí)電路，所述限窄延時(shí)電路由低壓側(cè)電源(VCC-GND) 進(jìn)行供電，輸入信號(hào)連接至限窄延時(shí)電路的輸入端，限窄延時(shí)電路的輸出端連接脈沖發(fā)生 電路的輸入端，所述脈沖發(fā)生電路由低壓側(cè)電源(VCC-GND)進(jìn)行供電，脈沖發(fā)生電路的兩 輸出端連接電平轉(zhuǎn)換電路的兩輸入端，所述電平轉(zhuǎn)換電路由高壓側(cè)電源(VB-VQ進(jìn)行供 電。所述限窄延時(shí)電路用于在輸入信號(hào)VIN的脈沖寬度較寬時(shí)，實(shí)現(xiàn)傳統(tǒng)延時(shí)電路的功能， 為輸入信號(hào)脈沖VIN的上升沿產(chǎn)生延時(shí)TON，為輸入信號(hào)脈沖VIN的下降沿產(chǎn)生延時(shí)T0FF， 并使TON > TOFF ；并且能夠在輸入信號(hào)VIN的脈沖寬度較窄時(shí)，保證經(jīng)過限窄延時(shí)電路后 的脈沖信號(hào)寬度不小于某一預(yù)定值TMIN，TMIN是確保電平轉(zhuǎn)換電路能正常工作，使信號(hào)能 從低壓區(qū)向高壓區(qū)正確傳送的最小信號(hào)寬度。
所述限窄延時(shí)電路的構(gòu)成是輸入信號(hào)VIN連接第一 PMOS管和第一 NMOS管的柵 極，所述第一 PMOS管的源極和襯底相連并接到VCC，所述第一 NMOS管的源極和襯底相連并 接到GND，第一 PMOS管的漏極接到第一電阻的一端，第一 NMOS管的漏極接到第二電阻的一 端，所述第一電阻的另一端和所述第二電阻的另一端相連并接到第一電容的一端和施密特觸發(fā)器的輸入端，所述第一電容的另一端與GND相連，所述施密特觸發(fā)器的輸出端鏈接脈 沖發(fā)生電路的輸入端。
所述第一電阻阻值為RON、所述第二電阻阻值為R0FF，所述第一電容容值為C，施 密特觸發(fā)器的高電平觸發(fā)電壓為VTHVH、低電平觸發(fā)電壓為VTHVL。
當(dāng)輸入信號(hào)VIN的脈沖寬度較寬時(shí)/pp
TON 二 RON C InVTHVLχ/Γ Γ
TOFF = ROFF-C In-—-VCC - VTHVH
只要設(shè)置適當(dāng)?shù)腞ON、ROFF, VTHVL和VTHVH值，即可以做到TON > TOFF。
當(dāng)輸入信號(hào)VIN的脈沖寬度較窄時(shí)
設(shè)電壓從VTHVL上升到VTHVH的時(shí)間間隔為TRA，則
TRA = RON.C.|n^^LVCC - VTHVH
TRA即為輸入信號(hào)經(jīng)過所述限窄延時(shí)電路后的最窄寬度，設(shè)置適當(dāng)?shù)腞ON、VTHVL 和VTHVH值，即可保證TRA等于所述某一預(yù)定值TMIN，從而保證信號(hào)在低壓區(qū)與高壓區(qū)間的 順利傳送。
所述的某一預(yù)定值TMIN由電源VS從0上升到600V的時(shí)間TVS、脈沖發(fā)生電路在 信號(hào)上升沿所產(chǎn)生的脈沖的脈沖寬度TPLUSE_0N與在信號(hào)下降沿產(chǎn)生的脈沖的脈沖寬度 TPLUSE_0FF的不一致性因素決定，設(shè)TPLUSE_0N與TPLUSE_0FF的設(shè)計(jì)值為TPLUSE，則TMIN 一般可設(shè)置為
①當(dāng)TVS 彡 1. 3 X TPLUSE 時(shí)
TMIN = TVS-0. 7 X TPLUSE+20ns
②當(dāng)TVS < 1. 3 X TPLUSE 時(shí)
TMIN = 0. 6X TPLUSE+20ns
所述脈沖發(fā)生電路的作用是在輸入端信的上升沿到來時(shí)，在第一輸出端產(chǎn)生一個(gè) 脈沖寬度為所述TPLUSE_0N的高脈沖信號(hào)，其余時(shí)間第一輸出端為低電平；在輸入端信號(hào) 的下降沿到來時(shí)，在第二輸出端產(chǎn)生一個(gè)脈沖寬度為所述TPLUSE_0FF的高脈沖信號(hào)，其余 時(shí)間第二輸出端為低電平。
所述電平轉(zhuǎn)換電路的作用是將低壓區(qū)的信號(hào)傳輸進(jìn)高壓區(qū)。
對(duì)于當(dāng)前流行的半導(dǎo)體工藝，TPLUSE_0N、TPLUSE_0FF的設(shè)計(jì)值TPLUSE與實(shí) 際值的誤差可以控制在士 30 %，即TPLUSE_0N與TPLUSE_0FF間的最大偏差可控制在 0.6 X TPLUSE
①當(dāng)TVS 彡 1. 3 X TPLUSE 時(shí)，說明 TVS —定大于 TPLUSE_0N 和 TPLUSE_0FF，由于 TMIN = TVS-0. 7 X TPLUSE+20ns,即使 TPLUSE_0FF = 0. 7 X TPLUSE,都能保證起碼有 20ns 的 TPLUSE_0FF落在TVS以外，從而使TPLUSE_0FF不會(huì)被TVS淹沒，一般來說20ns已經(jīng)足以讓 所述電平轉(zhuǎn)換電路正常動(dòng)作。
②當(dāng)TVS < 1. 3 X TPLUSE 時(shí)，說明 TVS 與 TPLUSE_0N 和 TPLUSE_0FF 的大小關(guān)系 不確定，但是只要保證 TMIN = 0. 6 X TPLUSE+20ns,則即使 TPLUSE_0N = 1. 3 X TPLUSE, TPLUSE_0FF = 0. 7 X TPLUSE,都能夠保證 TPLUSE_0FF 有起碼 20ns 不被 TVS 和 TPLUSE_0N淹沒，20ns已經(jīng)足以讓所述電平轉(zhuǎn)換電路正常動(dòng)作。
本發(fā)明的有益效果在于限窄延時(shí)電路的引入，確保了進(jìn)入電平轉(zhuǎn)換電路的信號(hào) 的寬度為一個(gè)不小于TMIN的值，只要TMIN選擇恰當(dāng)，即可保證低壓區(qū)的信號(hào)順利傳進(jìn)高壓 區(qū)，避免了高壓集成電路產(chǎn)生輸出端持續(xù)為高電平而不能復(fù)位到低電平的誤動(dòng)作，從而有 效提高高壓集成電路的可靠性。


圖1高壓集成電路中的傳統(tǒng)延時(shí)電路結(jié)構(gòu)圖2傳統(tǒng)延時(shí)電路信號(hào)從VIN傳送到0N_0UT、0FF_0UT的波形的示意圖3VS迅速從0變成600V時(shí)，高壓DMOS管漏極的波形的示意圖4VS迅速從0變成600V時(shí)，高壓島內(nèi)各點(diǎn)的波形的示意圖5寬度較窄的輸入信號(hào)經(jīng)過傳統(tǒng)延時(shí)電路后的波形的示意圖6下降沿脈沖TPLUSE_0FF被TVS淹沒的示意圖7下降沿脈沖TPLUSE_0FF被上升沿脈沖TPLUSE_0N淹沒的示意圖8本發(fā)明用于高壓集成電路中的延時(shí)電路框圖9使用本發(fā)明的延時(shí)電路后，TVS與TPLUSE_0N和TPLUSE_0FF間的第一時(shí)序關(guān) 系圖10使用本發(fā)明的延時(shí)電路后，TVS與TPLUSE_0N和TPLUSE_0FF間的第二時(shí)序 關(guān)系圖11本發(fā)明用于高壓集成電路中的延時(shí)電路結(jié)構(gòu)圖12本發(fā)明的延時(shí)電路和脈沖發(fā)生電路的波形示意圖。具體實(shí)施例
以以下結(jié)合附圖對(duì)本發(fā)明內(nèi)容進(jìn)一步說明。
圖1高壓集成電路中的傳統(tǒng)延時(shí)電路結(jié)構(gòu)圖。如圖1所示，目前應(yīng)用于高壓集成電 路的延時(shí)電路結(jié)構(gòu)圖，為了方便說明高壓集成電路信號(hào)從低壓區(qū)傳向高壓區(qū)的工作原理， 圖1中還包含了后續(xù)的脈沖發(fā)生電路和電平轉(zhuǎn)換電路。
所述延時(shí)電路116由低壓側(cè)電源(VCC-GND)供電，輸入信號(hào)VIN連接第一 PMOS管 101和第一 NMOS管102的柵極，所述第一 PMOS管101的源極和襯底相連并接到VCC，所述 第一 NMOS管102的源極和襯底相連并接到GND，第一 PMOS管101的漏極接到第一電阻103 的一端，第一 NMOS管102的漏極接到第二電阻104的一端，所述第一電阻103的另一端和 所述第二電阻104的另一端相連并接到第一電容105的一端和第一非門117的輸入端，所 述第一電容105的另一端與GND相連，所述第一非門117的輸出端連接脈沖發(fā)生電路106 的輸入端。
所述脈沖發(fā)生電路106的作用是
在輸入端信號(hào)的上升沿到來時(shí)，在第一輸出端產(chǎn)生一個(gè)高脈沖信號(hào)，其余時(shí)間第 一輸出端為低電平；
在輸入端信號(hào)的下降沿到來時(shí)，在第二輸出端產(chǎn)生一個(gè)高脈沖信號(hào)，其余時(shí)間第 二輸出端為低電平。6
電平轉(zhuǎn)換電路115由第一高壓DMOS管107、第二高壓DMOS管108和高壓區(qū)100組 成；所述脈沖發(fā)生電路106的第一輸出端與所述第一高壓DMOS管107的柵極相連，第一高 壓DMOS管107的源極和襯底相連并接到GND，第一高壓DMOS管107的漏極進(jìn)入所述高壓 區(qū)100 ；所述脈沖發(fā)生電路106的第二輸出端與所述第二高壓DMOS管108的柵極相連，第 二高壓DMOS管108的源極和襯底相連并接到GND，第二高壓DMOS管108的漏極進(jìn)入所述 高壓區(qū)100 ；所述高壓區(qū)100由高壓側(cè)電源(VB-VS)供電；所述第一高壓DMOS管107的漏 極進(jìn)入高壓區(qū)100后與第三電阻109的一端、第一二極管111的陰極、第二非門113的輸入 端相連，所述第三電阻109的另一端與VB相連，所述第一二極管111的陽極與VS相連，所 述第二非門113的輸出端分別進(jìn)入第一與非門118和第二與非門119的一個(gè)輸入端；所述 第二高壓DMOS管108的漏極進(jìn)入高壓區(qū)100后與第四電阻110的一端、第二二極管112的 陰極、第三非門114的輸入端相連，所述第四電阻110的另一端與VB相連，所述第二二極管 112的陽極與VS相連，所述第三非門114的輸出端分別進(jìn)入所述第一與非門118和第三與 非門120的一個(gè)輸入端；第一與非門118的輸出端分別進(jìn)入所述第二與非門119和所述第 三與非門120的另一個(gè)輸入端，第二與非門119的輸出端連接第四非門121的輸入端，第三 與非門120的輸出端連接第五非門122的輸入端，所述第四非門121的輸出端記為0N_0UT， 所述第五非門122的輸出端記為0FF_0UT。圖1所示的延時(shí)電路及其后續(xù)脈沖發(fā)生電路、電平轉(zhuǎn)換電路的工作方式為(1)當(dāng)VIN從低電平開始變?yōu)楦唠娖?，上升沿到來，所述第?PMOS管101截止而 所述第一 NMOS管102導(dǎo)通，此時(shí)所述第一電容105通過所述第二電阻104、所述第一 NMOS 管102放電，經(jīng)過一段時(shí)間后，V200電壓達(dá)到所述第一非門117的閾值VTHV，將這段時(shí)間記 為TON，第一非門117的輸出端V205迅速從低電平變成高電平，經(jīng)過所述脈沖發(fā)生電路106 后，在脈沖發(fā)生電路106第一輸出端V201產(chǎn)生一個(gè)將脈沖寬度記為TPLUSE_0N的脈沖信號(hào) 而脈沖發(fā)生電路106第二輸出端V202保持低電平；V201的脈沖信號(hào)使所述第一高壓DMOS 管107導(dǎo)通并在其漏極V203產(chǎn)生相對(duì)于高壓側(cè)電源的低電平脈沖，從而在第二非門113的 輸出端V206產(chǎn)生相對(duì)于高壓側(cè)電源的高電平脈沖；V202的低電平使所述第二高壓DMOS管 108截止，其漏極V204保持高電平，所述第三非門114的輸出端V207保持低電平，于是所 述第一與非門118的輸出端V208保持高電平；所述第二與非門119的一個(gè)輸入端為高脈 沖，另一個(gè)輸入端為高電平，因此其輸出端V209為一個(gè)低脈沖，經(jīng)過所述第四非門121后， 在0N_0UT產(chǎn)生高脈沖；所述第三與非門120的一個(gè)輸入端為低電平，另一個(gè)輸入端為高電 平，因此其輸出端V210為一個(gè)高電平，經(jīng)過所述第五非門122后，0FF_0UT保持低電平。(2)當(dāng)VIN從高電平開始變?yōu)榈碗娖?，下降沿到來，所述第?PMOS管101導(dǎo)通而 所述第一 NMOS管102截止，此時(shí)所述VCC通過所述第一 PMOS管101、所述第一電阻103向 所述第一電容105充電，經(jīng)過一段時(shí)間后，V200電壓達(dá)到所述第一非門117的閾值VTHVJf 這段時(shí)間記為T0FF，第一非門117的輸出端V205迅速從高電平變成低電平，經(jīng)過所述脈沖 發(fā)生電路106后，在脈沖發(fā)生電路106第二輸出端V202產(chǎn)生一個(gè)將脈沖寬度記為TPLUSE_ OFF的脈沖信號(hào)而脈沖發(fā)生電路106第一輸出端V201保持低電平；V202的脈沖信號(hào)使所述 第二高壓DMOS管108導(dǎo)通并在其漏極V204產(chǎn)生相對(duì)于高壓側(cè)電源的低電平脈沖，從而在 第三非門114的輸出端V207產(chǎn)生相對(duì)于高壓側(cè)電源的高電平脈沖；V201的低電平使所述 第一高壓DMOS管107截止，其漏極V203保持高電平，所述第二非門113的輸出端V206保持低電平，于是所述第一與非門118的輸出端V208保持高電平；所述第三與非門120的一 個(gè)輸入端為高脈沖，另一個(gè)輸入端為高電平，因此其輸出端V210為一個(gè)低脈沖，經(jīng)過所述 第五非門122后，在0FF_0UT產(chǎn)生高脈沖；所述第二與非門119的一個(gè)輸入端為低電平，另 一個(gè)輸入端為高電平，因此其輸出端V209為一個(gè)高電平，經(jīng)過所述第四非門121后，0N_0UT 保持低電平。
圖2傳統(tǒng)延時(shí)電路信號(hào)從VIN傳送到0N_0UT、0FF_0UT時(shí)各點(diǎn)的波形變化示意圖。
設(shè)所述第二電阻104阻值為RON、所述第一電阻103阻值為R0FF，所述第一電容 105容值為C，則
權(quán)利要求
1.一種用于高壓集成電路的延時(shí)電路，由延時(shí)電路、脈沖發(fā)生電路和電平轉(zhuǎn)換電路組 成，其特征在于所述延時(shí)電路是限窄延時(shí)電路(801)，由低壓側(cè)電源(VCC-GND)進(jìn)行供電， 輸入信號(hào)連接至限窄延時(shí)電路(801)的輸入端，限窄延時(shí)電路(801)的輸出端連接脈沖發(fā) 生電路(80 的輸入端，所述脈沖發(fā)生電路(802)由低壓側(cè)電源(VCC-GND)進(jìn)行供電，脈沖 發(fā)生電路(80 的兩輸出端連接電平轉(zhuǎn)換電路(80 的兩輸入端，所述電平轉(zhuǎn)換電路(803) 由高壓側(cè)電源(VB-VS)進(jìn)行供電，所述限窄延時(shí)電路(801)用于在輸入信號(hào)VIN的脈沖寬 度較寬時(shí)，實(shí)現(xiàn)傳統(tǒng)延時(shí)電路的功能，為輸入信號(hào)脈沖VIN的上升沿產(chǎn)生延時(shí)TON，為輸入 信號(hào)脈沖VIN的下降沿產(chǎn)生延時(shí)T0FF，并使TON > TOFF ；并且能夠在輸入信號(hào)VIN的脈沖寬 度較窄時(shí)，保證經(jīng)過限窄延時(shí)電路(801)后的脈沖信號(hào)寬度不小于某一預(yù)定值TMIN，TMIN 是確保電平轉(zhuǎn)換電路能正常工作，使信號(hào)能從低壓區(qū)向高壓區(qū)正確傳送的最小信號(hào)寬度。
2.如權(quán)利要求1所述的一種用于高壓集成電路的延時(shí)電路，其特征在于所述限窄延 時(shí)電路(801)由低壓側(cè)電源供電，所述低壓側(cè)電源的正端為VCC、負(fù)端為GND，所述限窄延時(shí) 電路(801)的構(gòu)成是輸入信號(hào)VIN端連接第一 PMOS管(804)和第一 NMOS管(805)的柵 極，所述第一 PMOS管(804)的源極和襯底相連并接到VCC，所述第一 NMOS管(805)的源極 和襯底相連并接到GND，第一 PMOS管(804)的漏極接到第一電阻(806)的一端，第一 NMOS 管(805)的漏極接到第二電阻(807)的一端，所述第一電阻(806)的另一端和所述第二電 阻(807)的另一端相連并接到第一電容(800)的一端和施密特觸發(fā)器(808)的輸入端，所 述第一電容(800)的另一端與GND相連，所述施密特觸發(fā)器(808)的輸出端鏈接脈沖發(fā)生 電路(802)的輸入端。
3.如權(quán)利要求2所述的一種用于高壓集成電路的延時(shí)電路，其特征在于所述第一電 阻(806)阻值為RON、所述第二電阻(807)阻值為R0FF，所述第一電容(800)容值為C，施密 特觸發(fā)器的高電平觸發(fā)電壓為VTHVH、低電平觸發(fā)電壓為VTHVL。當(dāng)輸入信號(hào)VIN的脈沖寬度較寬時(shí)，它們之間滿足如下關(guān)系 /pp
4.如權(quán)利要求3所述的一種用于高壓集成電路的延時(shí)電路，其特征在于所述的某一 預(yù)定值TMIN由電源VS從0上升到600V的時(shí)間TVS、脈沖發(fā)生電路(802)在信號(hào)上升沿所 產(chǎn)生的脈沖的脈沖寬度TPLUSE_0N與在信號(hào)下降沿產(chǎn)生的脈沖的脈沖寬度TPLUSE_0FF的 不一致性因素決定，設(shè)TPLUSE_0N與TPLUSE_0FF的設(shè)計(jì)值為TPLUSE，，則TMIN —般可設(shè)置①當(dāng)TVS 彡 1. 3 X TPLUSE 時(shí) TMIN = TVS-0. 7XTPLUSE+20ns ；②當(dāng)TVS < 1. 3 X TPLUSE 時(shí) TMIN = 06XTPLUSE+20nso
全文摘要
本發(fā)明涉及一種用于高壓集成電路的延時(shí)電路，由限窄延時(shí)電路、脈沖發(fā)生電路和電平轉(zhuǎn)換電路組成，輸入信號(hào)連接至限窄延時(shí)電路的輸入端，限窄延時(shí)電路的輸出端連接脈沖發(fā)生電路的輸入端，脈沖發(fā)生電路的兩輸出端連接電平轉(zhuǎn)換電路的兩輸入端，所述限窄延時(shí)電路用于在輸入信號(hào)VIN的脈沖寬度較寬時(shí)，實(shí)現(xiàn)傳統(tǒng)延時(shí)電路的功能，為輸入信號(hào)VIN的上升沿產(chǎn)生延時(shí)TON，為輸入信號(hào)脈沖VIN的下降沿產(chǎn)生延時(shí)TOFF，并使TON＞TOFF；并且能夠在輸入信號(hào)VIN的脈沖寬度較窄時(shí)，保證經(jīng)過限窄延時(shí)電路后的信號(hào)的脈沖寬度不小于某一預(yù)定值TMIN。該電路能夠確保低壓區(qū)的輸入信號(hào)都能成功傳送至高壓區(qū)，避免了高壓集成電路發(fā)生誤動(dòng)作，從而能有效提高高壓集成電路的可靠性。
文檔編號(hào)H03K5/13GK102035511SQ201010528559
公開日2011年4月27日 申請(qǐng)日期2010年11月2日 優(yōu)先權(quán)日2010年11月2日
發(fā)明者馮宇翔, 吳建興, 吳美飛 申請(qǐng)人:杭州士蘭微電子股份有限公司