專利名稱：一種雙采樣全差分采樣保持電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及流水線模數(shù)轉(zhuǎn)換器(ADC)中的采樣保持電路技術(shù)領(lǐng)域， 尤其涉及一種雙采樣全差分采樣保持電路。
背景技術(shù)：
采樣保持電路(SHC)是許多模數(shù)轉(zhuǎn)換器，如流水線模數(shù)轉(zhuǎn)換器的重 要組成部分，它的速度和精度決定了整個ADC的性能。雙采樣采樣保持 電路是一種常用的高速采樣保持電路，它在兩相不交疊時鐘的兩個相都輸 出有效保持電壓，在應(yīng)用同樣的運放的前提下，速度為傳統(tǒng)采樣保持電路 (僅在保持相輸出有效保持電壓)的近兩倍。
傳統(tǒng)的雙采樣采樣保持電路如圖l所示，采樣保持電路由兩相不交疊 時鐘phl、 ph2和一個頻率為phl和ph2頻率兩倍的時鐘信號phs控制， 各時鐘信號的時序關(guān)系如圖2所示。phs在phl和ph2進行電平轉(zhuǎn)換時為 低電平，其余時間為高電平。這樣，采樣由單一時鐘phs進行控制，實現(xiàn) 了嚴(yán)格的等間隔時間采樣。
在phl相，Cs3和Cs4的上極板接運放的輸入端，底極板接運放的差 分輸出，將上一相的采樣電壓輸出。Csl和Cs2的底極板接輸入差分信號 inl和in2，當(dāng)phs變?yōu)楦唠娖綍r，上極板接到輸入共模電平，采樣開始， 當(dāng)phs變?yōu)榈碗娖綍r采樣結(jié)束。
在ph2相，Csl和Cs2的上極板接運放的輸入端，底極板接運放的差 分輸出，將上一相的采樣電壓輸出。Cs3和Cs4的底極板接輸入差分信號 inl和in2，當(dāng)phs變?yōu)楦唠娖綍r，上極板接到輸入共模電平，采樣開始， 當(dāng)phs變?yōu)榈碗娖綍r采樣結(jié)束。
由此可見，運放沒有被復(fù)位，在兩個時鐘相都處于工作狀態(tài)，輸出有 效電壓的頻率為時鐘phs的頻率，即兩相不交疊時鐘phl和ph2的兩倍。
但是，傳統(tǒng)的雙采樣采樣保持電路存在以下幾個問題首先，運放存在失調(diào)電壓，這個電壓被加到了運放的輸出端，使得采 樣保持電路的輸出電壓有了一個直流偏移。其次，運放的輸入端寄生電容會保存上一相的信息，當(dāng)運放的增益和 帶寬都比較大的時候運放輸入端寄生電容很大，嚴(yán)重影響了采樣保持電路 的精度。另外，當(dāng)運放處于保持相時，與輸入端串連的開關(guān)的導(dǎo)通電阻影響了 運放建立的速度。發(fā)明內(nèi)容(一) 要解決的技術(shù)問題有鑒于此，本發(fā)明的主要目的在于提供一種雙采樣全差分采樣保持電 路，以降低因運放失調(diào)引起的直流偏移，提高采樣保持電路的精度，并提 高采樣保持電路在保持相的建立速度。(二) 技術(shù)方案為達到上述目的，本發(fā)明的技術(shù)方案是這樣實現(xiàn)的一種雙采樣全差分采樣保持電路，該電路包括第一差分開關(guān)電容單 元、第二差分開關(guān)電容單元和雙折疊支路運放；所述第一差分開關(guān)電容單元和雙折疊支路運放在時鐘信號phl和phs 為高時采樣，在時鐘信號ph2為高時保持；所述第二差分開關(guān)電容單元和雙折疊支路運放在時鐘信號ph2和phs 為高時采樣，在時鐘信號phl為高時保持。上述方案中，該電路采用n型輸入管作為輸入管的雙折疊支路的折疊 增益來提升運放，在兩相不交疊時鐘的一相，所述雙折疊支路運放的兩個 折疊支路一個與電流源負(fù)載接成輸入輸出短接的運放，存儲失調(diào)電壓，另 一個與主支路接成折疊增益提升運放，保持上一相的電壓。上述方案中，所述雙折疊支路運放的一個折疊支路中的第一輸入管 Ml和第二輸入管M2，以及所述雙折疊支路運放的另一個折疊支路中的第 三輸入管M3和第四輸入管M4四個輸入管的尺寸相等；所述雙折疊支路 運放的一個折疊支路中的第一尾電流源管Mb0和所述雙折疊支路運放的另一個折疊支路中的第二尾電流源管MM兩個尾電流源管的尺寸相等。上述方案中，該電路消去部分由運放失調(diào)引起的輸出直流偏移，所述 消去部分由運放失調(diào)引起的輸出直流偏移是通過在所述雙折疊支路運放 中選用跨導(dǎo)較大的輸入管實現(xiàn)的，在所述雙折疊支路運放中輸入管的跨導(dǎo) 遠大于所述雙折疊支路運放中其他管子的跨導(dǎo)。上述方案中，所述第一輸入管M1、第二輸入管M2、第三輸入管M3 和第四輸入管M4為n型輸入管四個輸入管的跨導(dǎo)遠大于所述雙折疊支路 運放中p型電流源管M5、 M6、 M7、 M8和n型電流源管M9、 M10的跨導(dǎo)。上述方案中，該電路采用消除保持相運放輸入端串連的開關(guān)，來提高 雙采樣采樣保持電路在保持相的建立速度。上述方案中，在phl相，所述雙折疊支路運放的輸入端直接與第一電 容Csl和第二電容Cs2的上極板相接，消除與輸入串連的開關(guān)；在ph2相， 所述雙折疊支路運放的輸入端直接與第三電容Cs3和第四電容Cs4的上極 板相接，消除與輸入串連的開關(guān)。(三)有益效果 從上述技術(shù)方案可以看出，本發(fā)明具有以下有益效果1、 利用本發(fā)明，由于每個時鐘周期Csl、 Cs2和Cs3、 Cs4都會存儲 輸入管不完全匹配引起的失調(diào)電壓，并在下一相折疊增益提升運放建立時 消掉，并且由于運放的輸入管跨導(dǎo)遠大于其它管子，所以運放的大部分失 調(diào)電壓在輸出端被消去。2、 利用本發(fā)明，在折疊增益提升運放的建立相，由于上一相輸入端 與電流源負(fù)載接成輸入輸出短接的運放進行復(fù)位，所以輸入端寄生電容不 會保存上一相采樣保持電路的輸出信息，從而有效的提高了雙采樣采樣保 持電路的精度。3、 利用本發(fā)明，折疊增益提升運放進行建立時，消除了輸入端與電 容上極板之間的開關(guān)，所以這種結(jié)構(gòu)有效的提高了雙采樣采樣保持電路在 保持相的建立速度。


圖1為傳統(tǒng)的雙采樣采樣保持電路的結(jié)構(gòu)示意圖； 圖2為各時鐘信號時序關(guān)系示意圖；圖3為本發(fā)明提供的雙采樣全差分采樣保持電路的結(jié)構(gòu)示意圖； 圖4為n型輸入管雙折疊支路折疊增益提升運放的結(jié)構(gòu)示意圖。
具體實施方式
為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚明白，以下結(jié)合具體實 施例，并參照附圖，對本發(fā)明進一步詳細說明。如圖3所示，圖3為本發(fā)明提供的雙采樣全差分采樣保持電路結(jié)構(gòu)示 意圖。該雙采樣全差分采樣保持電路包括差分開關(guān)電容單元1、差分開關(guān) 電容單元2、雙折疊支路運放3。 Phl、 ph2、 phs的時序關(guān)系如圖2所示。 圖3中，差分開關(guān)電容單元1和雙折疊支路運放3實現(xiàn)時鐘信號phl和phs 為高時采樣、時鐘信號ph2為高時保持的功能；差分開關(guān)電容單元2和雙 折疊支路運放3實現(xiàn)時鐘信號ph2和phs為高時采樣、時鐘信號phl為高 時保持的功能。該雙采樣全差分采樣保持電路采用n型輸入管作為輸入管的雙折疊支 路的折疊增益來提升運放，在兩相不交疊時鐘的一相，所述雙折疊支路運 放的兩個折疊支路一個與電流源負(fù)載接成輸入輸出短接的運放，存儲失調(diào) 電壓，另一個與主支路接成折疊增益提升運放，保持上一相的電壓。雙折疊支路運放的結(jié)構(gòu)如圖4所示。圖4和圖3中相同名稱的節(jié)點inml、 inm2、 inm3、 inm4、 outl、 out2--對應(yīng)。在圖4中，運放的兩個折疊支路相同，即雙折疊支路運放的一個折疊支路中的第一輸入管M1和 第二輸入管M2，以及雙折疊支路運放的另一個折疊支路中的第三輸入管 M3和第四輸入管M4四個輸入管的尺寸相等；并且雙折疊支路運放的一 個折疊支路中的第一尾電流源管Mb0和所述雙折疊支路運放的另一個折 疊支路中的第二尾電流源管Mbl兩個尾電流源管的尺寸相等。在phl相，phl控制的開關(guān)閉合，ph2控制的開關(guān)斷開。這時，管子 M3、 M4、 Mbl、 M5、 M6、 Mll、 M12、 M13、 M14、 M9、 M10以及兩 個從運放構(gòu)成了一個傳統(tǒng)的折疊型增益提升運放，實現(xiàn)保持的功能；當(dāng)phs為高電平時，管子M1、 M2、 Mb0、 M7、 M8構(gòu)成了一個以電流源M7、 M8為負(fù)載的一級運放，這個運放的輸入端inml與輸出端outml短接，輸 入端inm2與輸出端outm2短接。在ph2相，ph2控制的開關(guān)閉合，phl控制的開關(guān)斷開，這時，管子 Ml、 M2、 Mb0、 M5、 M6、 Mll、 M12、 M13、 M14、 M9、 M10以及兩 個從運放構(gòu)成了一個傳統(tǒng)的折疊型增益提升運放，實現(xiàn)保持的功能；當(dāng)phs 為高電平時，管子M3、 M4、 Mbl、 M7、 M8構(gòu)成了一個以電流源M7、 M8為負(fù)載的一級運放，這個運放的輸入端inm3與輸出端outm3短接，輸 入端inm4與輸出端outm4短接。運放的失調(diào)電壓是由差分對管的不完全匹配引起的，運放的失調(diào)電壓 是從運放的輸入端進行衡量的，輸入管以外的差分對管對失調(diào)電壓的影響 都要折算到輸入端，所以，輸入管的跨導(dǎo)相對其它管子越大，其它管子對 輸入失調(diào)電壓的影響越小。在本發(fā)明中，該雙采樣全差分采樣保持電路消去部分由運放失調(diào)引起 的輸出直流偏移，所述消去部分由運放失調(diào)引起的輸出直流偏移是通過在 所述雙折疊支路運放中選用跨導(dǎo)較大的輸入管實現(xiàn)的，在雙折疊支路運放 中輸入管的跨導(dǎo)遠大于所述雙折疊支路運放中其他管子的跨導(dǎo)在本發(fā)明中，Ml、 M2和M3、 M4為n型輸入管，它們的跨導(dǎo)遠大于 p型電流源管M5、 M6、 M7、 M8和n型電流源管M9、 M10的跨導(dǎo)。對 于管子M1、 M2、 Mb0、 M7、 M8構(gòu)成的運放，大部分的失調(diào)電壓由管子 Ml、 M2的不匹配引起；對于由管子M3、 M4、 Mbl、 M5、 M6、 Mll、 M12、 M13、 M14、 M9、 M10以及兩個從運放構(gòu)成的折疊型增益提升運放， 大部分的失調(diào)電壓也是由管子M1、 M2的不匹配引起。同樣的，對于管子 M3、 M4、 Mbl、 M7、 M8構(gòu)成的運放，大部分的失調(diào)電壓由管子M3、 M4的不匹配引起；對于由管子M1、 M2、 Mb0、 M5、 M6、 Mll、 M12、 M13、 M14、 M9、 M10以及兩個從運放構(gòu)成的折疊型增益提升運放，大部 分的失調(diào)電壓也是由管子M3、 M4的不匹配引起。在phl相，Csl和Cs2的上極板接管子M1、 M2、 Mb0、 M7、 M8所 構(gòu)成的運放的輸入端，底極板接差分輸入inl和in2，當(dāng)phs為高電平時， 由Ml、 M2不完全匹配引起的失調(diào)電壓和由M7、 M8不完全匹配引起的失調(diào)電壓被存儲在電容Csl和Cs2上，電容Csl和Cs2存儲的電荷ph2相 的輸出無關(guān)，從而消除了存儲效應(yīng)。在ph2相，Csl和Cs2的上極板接由 管子M1、 M2、 Mb0、 M5、 M6、 Mll、 M12、 M13、 M14、 M9、 M10以 及兩個從運放構(gòu)成折疊型增益提升運放的輸入端，底極板接折疊型增益提 升運放的輸出，這樣，由M1、 M2不完全匹配引起的失調(diào)電壓在輸出端被 消掉。也就是說，大部分的輸入失調(diào)電壓沒有體現(xiàn)在輸出端。而且，折疊 型增益提升運放的輸入端直接與電容Csl和Cs2的上極板相接，消除了與 輸入串連的開關(guān)，提高了建立速度。在ph2相，Cs3和Cs4的上極板接管子M3、 M4、 Mbl、 M7、 M8所 構(gòu)成的運放的輸入端，底極板接差分輸入inl和in2，當(dāng)phs為高電平時， 由M3、 M4不完全匹配引起的失調(diào)電壓和由M7、 M8不完全匹配引起的 失調(diào)電壓被存儲在電容Cs3和Cs4上，電容Cs3和Cs4存儲的電荷ph2相 的輸出無關(guān)，從而消除了存儲效應(yīng)。在phl相，Cs3和Cs4的上極板接由 管子M3、 M4、 Mbl、 M5、 M6、 Mll、 M12、 M13、 M14、 M9、 M10以 及兩個從運放構(gòu)成折疊型增益提升運放的輸入端，底極板接折疊型增益提 升運放的輸出，這樣，由M3、 M4不完全匹配引起的失調(diào)電壓在輸出端被 消掉。也就是說，大部分的輸入失調(diào)電壓沒有體現(xiàn)在輸出端。而且，折疊 型增益提升運放的輸入端直接與電容Cs3和Cs4的上極板相接，消除了與 輸入串連的開關(guān)，提高了建立速度。以上所述的具體實施例，對本發(fā)明的目的、技術(shù)方案和有益效果進行 了進一步詳細說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實施例而 已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修 改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
權(quán)利要求
1、一種雙采樣全差分采樣保持電路，其特征在于，該電路包括第一差分開關(guān)電容單元(1)、第二差分開關(guān)電容單元(2)和雙折疊支路運放(3)；所述第一差分開關(guān)電容單元(1)和雙折疊支路運放(3)在時鐘信號ph1和phs為高時采樣，在時鐘信號ph2為高時保持；所述第二差分開關(guān)電容單元(2)和雙折疊支路運放(3)在時鐘信號ph2和phs為高時采樣，在時鐘信號ph1為高時保持。
2、 根據(jù)權(quán)利要求1所述的雙采樣全差分采樣保持電路，其特征在于， 該電路采用n型輸入管作為輸入管的雙折疊支路的折疊增益來提升運放， 在兩相不交疊時鐘的一相，所述雙折疊支路運放的兩個折疊支路一個與電 流源負(fù)載接成輸入輸出短接的運放，存儲失調(diào)電壓，另一個與主支路接成 折疊增益提升運放，保持上一相的電壓。
3、 根據(jù)權(quán)利要求1或2所述的雙采樣全差分采樣保持電路，其特征 在于，所述雙折疊支路運放的一個折疊支路中的第一輸入管M1和第二輸 入管M2，以及所述雙折疊支路運放的另一個折疊支路中的第三輸入管M3 和第四輸入管M4四個輸入管的尺寸相等；所述雙折疊支路運放的一個折疊支路中的第一尾電流源管Mb0和所 述雙折疊支路運放的另一個折疊支路中的第二尾電流源管Mbl兩個尾電 流源管的尺寸相等。
4、 根據(jù)權(quán)利要求l所述的雙采樣全差分采樣保持電路，其特征在于， 該電路消去部分由運放失調(diào)引起的輸出直流偏移，所述消去部分由運放失 調(diào)引起的輸出直流偏移是通過在所述雙折疊支路運放中選用跨導(dǎo)較大的 輸入管實現(xiàn)的，在所述雙折疊支路運放中輸入管的跨導(dǎo)遠大于所述雙折疊 支路運放中其他管子的跨導(dǎo)。
5、 根據(jù)權(quán)利要求4所述的雙采樣全差分采樣保持電路，其特征在于， 所述第一輸入管M1、第二輸入管M2、第三輸入管M3和第四輸入管M4 為n型輸入管四個輸入管的跨導(dǎo)遠大于所述雙折疊支路運放中p型電流源 管M5、 M6、 M7、 M8和n型電流源管M9、 M10的跨導(dǎo)。
6、 根據(jù)權(quán)利要求1所述的雙采樣全差分采樣保持電路，其特征在于， 該電路采用消除保持相運放輸入端串連的開關(guān)，來提高雙采樣采樣保持電 路在保持相的建立速度。
7、 根據(jù)權(quán)利要求1或6所述的雙采樣全差分采樣保持電路，其特征在于，在phl相，所述雙折疊支路運放的輸入端直接與第一電容Csl和第二 電容Cs2的上極板相接，消除與輸入串連的開關(guān)；在ph2相，所述雙折疊支路運放的輸入端直接與第三電容Cs3和第四 電容Cs4的上極板相接，消除與輸入串連的開關(guān)。
全文摘要
本發(fā)明涉及流水線模數(shù)轉(zhuǎn)換器中的采樣保持電路技術(shù)領(lǐng)域，公開了一種雙采樣全差分采樣保持電路，該電路包括第一差分開關(guān)電容單元、第二差分開關(guān)電容單元和雙折疊支路運放；所述第一差分開關(guān)電容單元和雙折疊支路運放在時鐘信號ph1和phs為高時采樣，在時鐘信號ph2為高時保持；所述第二差分開關(guān)電容單元和雙折疊支路運放在時鐘信號ph2和phs為高時采樣，在時鐘信號ph1為高時保持。利用本發(fā)明，降低了因運放失調(diào)引起的輸出直流偏移，提高了采樣保持電路的精度，并提高了采樣保持電路在保持相的建立速度。
文檔編號H03M1/12GK101295983SQ20071009868
公開日2008年10月29日 申請日期2007年4月25日 優(yōu)先權(quán)日2007年4月25日
發(fā)明者周玉梅, 鄭曉燕 申請人:中國科學(xué)院微電子研究所