一種并聯(lián)結(jié)構(gòu)的led芯片的制作方法
【專利摘要】本實用新型公開了一種并聯(lián)結(jié)構(gòu)的LED芯片，包括襯底、位于襯底上的外延結(jié)構(gòu)及位于外延結(jié)構(gòu)上的P電極和N電極，外延結(jié)構(gòu)依次包括N型半導體層、發(fā)光層及P型半導體層，其特征在于，外延結(jié)構(gòu)之間形成有若干隔離槽，外延結(jié)構(gòu)由隔離槽隔離形成若干隔離區(qū)，隔離槽包括刻蝕至襯底的第一隔離槽及刻蝕至N型半導體層的第二隔離槽，第二隔離槽位于第一隔離槽圍設(shè)的區(qū)域內(nèi)，N電極位于第二隔離槽內(nèi)且與每個隔離區(qū)中的N型半導體層分別電性連接，P電極位于第一隔離槽內(nèi)且與每個隔離區(qū)中的P型半導體層分別電性連接。本實用新型通過并聯(lián)結(jié)構(gòu)能夠使LED芯片的電流均勻分布，減少了電極及引腳對出光的吸收，增加側(cè)壁的出光，提高了LED芯片的發(fā)光亮度。
【專利說明】
一種并聯(lián)結(jié)構(gòu)的LED芯片
技術(shù)領(lǐng)域
[0001]本實用新型涉及半導體發(fā)光器件技術(shù)領(lǐng)域，尤其涉及一種并聯(lián)結(jié)構(gòu)的LED芯片。
【背景技術(shù)】
[0002]發(fā)光二極管(Light-Emitting D1de，LED)是一種能發(fā)光的半導體電子元件。這種電子元件早在1962年出現(xiàn)，早期只能發(fā)出低亮度的紅光，之后發(fā)展出其他單色光的版本，時至今日能發(fā)出的光已遍及可見光、紅外線及紫外線，亮度也提高到相當?shù)牧炼?。而用途也由初時作為指示燈、顯示板等；隨著技術(shù)的不斷進步，發(fā)光二極管已被廣泛的應用于顯示器、裝飾和照明。
[0003]LED芯片結(jié)構(gòu)目前分成正裝、倒裝、垂直三種結(jié)構(gòu)，目前正裝結(jié)構(gòu)是使用最多的。對于正裝結(jié)構(gòu)的LED芯片，隨著LED芯片尺寸變大，為了降低電壓提升亮度，現(xiàn)有技術(shù)中通常通過電極引腳的增加來實現(xiàn)，但是增加的電極引腳不利于芯片出光，降低了 LED的發(fā)光亮度。
[0004]因此，針對上述技術(shù)問題，有必要提供一種并聯(lián)結(jié)構(gòu)的LED芯片。
【實用新型內(nèi)容】
[0005]本實用新型的目的在于提供一種并聯(lián)結(jié)構(gòu)的LED芯片，有效提高了LED芯片的發(fā)光亮度。
[0006]為了實現(xiàn)上述目的，本實用新型實施例提供的技術(shù)方案如下:
[0007]—種并聯(lián)結(jié)構(gòu)的LED芯片，所述LED芯片包括襯底、位于襯底上的外延結(jié)構(gòu)及位于外延結(jié)構(gòu)上的P電極和N電極，所述外延結(jié)構(gòu)依次包括N型半導體層、發(fā)光層及P型半導體層，所述外延結(jié)構(gòu)之間形成有若干隔離槽，外延結(jié)構(gòu)由所述隔離槽隔離形成若干隔離區(qū)，所述隔離槽包括刻蝕至襯底的第一隔離槽及刻蝕至N型半導體層的第二隔離槽，所述第二隔離槽位于第一隔離槽圍設(shè)的區(qū)域內(nèi)，所述N電極位于所述第二隔離槽內(nèi)且與每個隔離區(qū)中的N型半導體層分別電性連接，所述P電極位于第一隔離槽內(nèi)且與每個隔離區(qū)中的P型半導體層分別電性連接。
[0008]作為本實用新型的進一步改進，所述外延結(jié)構(gòu)還包括位于P型半導體層上的透明導電層，所述透明導電層的形狀與P型半導體層的形狀相同。
[0009]作為本實用新型的進一步改進，所述LED芯片中還包括電流阻擋層，所述電流阻擋層位于第一隔離槽內(nèi)，且所述P電極全部位于所述電流阻擋層上。
[0010]作為本實用新型的進一步改進，所述LED芯片還包括與所述N電極電性連接的第一焊盤以及與所述P電極電性連接的第二焊盤。
[0011]作為本實用新型的進一步改進，所述LED芯片還包括保護層，所述保護層至少覆蓋所述隔離區(qū)，所述第一焊盤和第二焊盤位于保護層未覆蓋的區(qū)域。
[0012]作為本實用新型的進一步改進，所述隔離區(qū)呈矩形陣列分布，第一隔離槽位于相鄰行隔離區(qū)之間及LED芯片外側(cè)區(qū)域，第二隔離槽位于相鄰列隔離區(qū)之間。
[0013]本實用新型的有益效果是:
[0014]本實用新型通過將外延結(jié)構(gòu)隔離呈多個隔離區(qū)，實現(xiàn)多個隔離區(qū)并聯(lián)結(jié)構(gòu)的LED芯片，通過并聯(lián)結(jié)構(gòu)能夠使LED芯片的電流均勻分布，減少了電極及引腳對出光的吸收，增加側(cè)壁的出光，提高了 LED芯片的發(fā)光亮度。
【附圖說明】
[0015]為了更清楚地說明本實用新型實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實用新型中記載的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0016]圖1為本實用新型一【具體實施方式】中并聯(lián)結(jié)構(gòu)LED芯片的平面結(jié)構(gòu)示意圖；
[0017]圖2為圖1中并聯(lián)結(jié)構(gòu)LED芯片A-A處的剖視結(jié)構(gòu)示意圖；
[0018]圖3為本實用新型一【具體實施方式】中單顆LED芯片劃分為并聯(lián)結(jié)構(gòu)LED芯片的示意圖；
[0019]圖4a~4f為本實用新型一【具體實施方式】中并聯(lián)結(jié)構(gòu)LED芯片的制造方法工藝步驟圖。
【具體實施方式】
[0020]為了使本技術(shù)領(lǐng)域的人員更好地理解本實用新型中的技術(shù)方案，下面將結(jié)合本實用新型實施例中的附圖，對本實用新型實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本實用新型一部分實施例，而不是全部的實施例?；诒緦嵱眯滦椭械膶嵤├绢I(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都應當屬于本實用新型保護的范圍。
[0021]本實用新型公開了一種并聯(lián)結(jié)構(gòu)的LED芯片，該LED芯片包括襯底、位于襯底上的外延結(jié)構(gòu)及位于外延結(jié)構(gòu)上的P電極和N電極，外延結(jié)構(gòu)依次包括N型半導體層、發(fā)光層及P型半導體層，外延結(jié)構(gòu)之間形成有若干隔離槽，外延結(jié)構(gòu)由隔離槽隔離形成若干隔離區(qū)，隔離槽包括刻蝕至襯底的第一隔離槽及刻蝕至N型半導體層的第二隔離槽，第二隔離槽位于第一隔離槽圍設(shè)的區(qū)域內(nèi)，N電極位于所述第二隔離槽內(nèi)且與每個隔離區(qū)中的N型半導體層分別電性連接，P電極位于第一隔離槽內(nèi)且與每個隔離區(qū)中的P型半導體層分別電性連接。
[0022]參圖1、圖2所示，本實用新型的一【具體實施方式】中并聯(lián)結(jié)構(gòu)的LED芯片100依次包括:
[0023]襯底10，襯底可以是藍寶石、S1、SiC、GaN、ZnO等；
[0024]N型半導體層20，N型半導體層可以是N型GaN等；
[0025]發(fā)光層30，發(fā)光層可以是GaN、InGaN等；
[0026]P型半導體層40，P型半導體層可以是P型GaN等；
[0027]N電極50及P電極60，N電極50設(shè)置于N型半導體層20上，且與N型半導體層20電性連接，P電極60與P型半導體層40電性連接。
[0028]本實施方式中外延結(jié)構(gòu)包括N型半導體層20、發(fā)光層30及P型半導體層40，外延結(jié)構(gòu)之間形成有若干隔離槽，隔離槽將外延結(jié)構(gòu)隔離形成若干隔離區(qū)，優(yōu)選地，本實施方式中以三行兩列共6個隔離區(qū)101、102、103、104、105和106為例進行說明。
[0029]其中，隔離槽包括刻蝕至襯底10的第一隔離槽91及刻蝕至N型半導體層20的第二隔離槽92，如本實施例中，第一隔離槽91形成于外延結(jié)構(gòu)的外側(cè)三個邊框以及相鄰行的隔離區(qū)之間，第二隔離槽92形成于相鄰列的隔離區(qū)之間，且第二隔離槽92位于第一隔離槽91圍設(shè)的區(qū)域內(nèi)，第一隔離槽91和第二隔離槽92將外延結(jié)構(gòu)分隔成6個隔離區(qū)101、102、103、104、105和106。
[0030]優(yōu)選地，本實施方式中上面4個隔離區(qū)101、102、103、104完全隔離，僅下方的N型半導體層在第二隔離槽92內(nèi)未隔離，而下方的兩個隔離區(qū)105和106為部分隔離，在其他實施方式中也可以采用其他完全隔離或部分隔離的方式，此處不再詳細進行說明。
[0031]進一步地，在本實施方式中P型半導體層40上還設(shè)有透明導電層70，透明導電層的形狀與P性半導體層40的形狀完全相同，也被隔離槽隔離分別位于各個隔離區(qū)中。本實施方式中的透明導電70為ITO透明導電層，在其他實施例中也可以為ZIT0、Z10、G10、ZT0、FT0、AZ0、GZ0、IruSn30i2、NiAu等透明導電層，進一步地，透明導電層可以為一層，也可以為上述透明導電層中兩種或兩種以上的組合層結(jié)構(gòu)。
[0032]在外延結(jié)構(gòu)的外側(cè)三個邊框處的第一隔離槽91中形成有電流阻擋層80，電流阻擋層80由S12等絕緣材料形成，P電極60形成于該電流阻擋層80上方，且P電極60分別與每個隔離區(qū)內(nèi)的透明導電層70電性連接，進而P電極60與P型半導體層40也間接電性連接。通過電流阻擋層80的設(shè)置，可以阻擋P電極60下方的電流，提高出光效率。
[0033]同時，在第二隔離槽92中的N型半導體層20上形成有N電極50，由于第二隔離槽92中的N型半導體層20未進行刻蝕，因此該N電極50可以分別與每個隔離區(qū)中的N型半導體層20電性連接。
[0034]通過上述結(jié)構(gòu)的設(shè)計，每個隔離區(qū)中的N型半導體層20均與N電極50電性連接，每個隔離區(qū)中的P性半導體層40均與P電極60電性連接，因此，所有隔離區(qū)中的外延結(jié)構(gòu)在P電極和N電極之間呈并聯(lián)結(jié)構(gòu)。
[0035]進一步地，通過在外延結(jié)構(gòu)的上方設(shè)置與N電極50電性連接的第一焊盤51以及與P電極60電性連接的第二焊盤61，通過第一焊盤51和第二焊盤61即可將N電極50和P電極60引出，第一焊盤51和第二焊盤61作為整個并聯(lián)結(jié)構(gòu)LED芯片的引出電極。
[0036]相應地，本實用新型還公開了一種并聯(lián)結(jié)構(gòu)的LED芯片的制造方法，包括以下步驟:
[0037]提供一襯底，在襯底上外延生長N型半導體層、發(fā)光層及P型半導體層，形成外延結(jié)構(gòu)；
[0038]刻蝕外延結(jié)構(gòu)至襯底表面，形成第一隔離槽，第一隔離槽將外延結(jié)構(gòu)隔離形成若干行；
[0039]刻蝕外延結(jié)構(gòu)至N型半導體層，形成第二隔離槽，第二隔離槽將外延結(jié)構(gòu)隔離形成若干列，外延結(jié)構(gòu)由第一隔離槽和第二隔離槽隔離形成若干隔離區(qū)；
[0040]在外延結(jié)構(gòu)外側(cè)的第一隔離槽內(nèi)形成電流阻擋層；
[0041]在第二隔離槽內(nèi)形成N電極，N電極與每個隔離區(qū)內(nèi)的N型半導體層電性連接；
[0042]在第一隔離槽內(nèi)電流阻擋層的上方形成P電極，P電極與每個隔離區(qū)內(nèi)P型半導體層電性連接。
[0043]以下結(jié)合【具體實施方式】對本實用新型中并聯(lián)結(jié)構(gòu)的LED芯片的制造方法做進一步說明。
[0044]在本實用新型中，通過對外延結(jié)構(gòu)進行隔離，以能夠?qū)晤wLED芯片變?yōu)槎鄠€外延結(jié)構(gòu)呈并聯(lián)結(jié)構(gòu)的LED芯片，如圖3所示，可將單顆LED芯片變?yōu)棣切?、m列并聯(lián)結(jié)構(gòu)的LED芯片，芯片在襯底上呈(n，m)矩形陣列分布，為簡化LED芯片的制造方法，本實施方式中取n=3，m=2，以3行2列共6個并聯(lián)結(jié)構(gòu)的LED芯片為例進行說明。
[0045]首先通過MOCVD在藍寶石襯底上外延生長GaN外延層，形成包括N型半導體層、發(fā)光層及P型半導體層的外延結(jié)構(gòu)；
[0046]使用等離子體刻蝕機對GaN外延層進行ICP刻蝕工藝，對圖4a中的陰影部分做深刻蝕，刻蝕到藍寶石襯底，形成第一隔離槽91，第一隔離槽91將外延結(jié)構(gòu)隔離形成若干行。本實施例中的第一隔離槽91覆蓋圍繞外延結(jié)構(gòu)三側(cè)的側(cè)邊、以及若干相互平行且由對應兩側(cè)邊向中間延伸的部分，同時，在外延結(jié)構(gòu)的中間位置預留有第二焊盤位置；
[0047]再使用等離子體刻蝕機對GaN外延層進行N電極接觸區(qū)域的刻蝕，即將圖4b中的陰影部分刻蝕至N型半導體層，形成第二隔離槽92，第二隔離槽92將外延結(jié)構(gòu)隔離形成若干列，該第二隔離槽92即N電極接觸區(qū)域。本實施方式中的第二隔離槽92與部分第一隔離槽91垂直交叉設(shè)置，外延結(jié)構(gòu)由第一隔離槽91和第二隔離槽92隔離形成若干隔離區(qū)。同時，在外延結(jié)構(gòu)上還預留有第一焊盤位置，對該位置與第二隔離槽92進行同步刻蝕；
[0048]然后在部分第一隔離槽91中使用二氧化硅或者氮化硅等材料填充形成電流阻擋層80，參圖4c中所示，電流阻擋層80覆蓋圖4c中的陰影部分，電流阻擋層至少位于外延結(jié)構(gòu)的三個側(cè)邊處，且電流阻擋層至少有一處延伸至隔離區(qū)，用于承載對應的P電極；
[0049]優(yōu)選地，本實施方式中在外延結(jié)構(gòu)的發(fā)光區(qū)上還形成有透明導電層70，如ITO透明導電層，結(jié)合圖4d通過第一隔離槽91和第二隔離槽92的隔離，外延結(jié)構(gòu)分為矩陣陣列分布的 6 個外隔離區(qū) 101、102、103、104、105 和 106;
[0050]最后進行金屬電極的制作，在圖4e中的陰影位置分別蒸鍍金屬電極，形成P電極60和N電極50，并在N電極50和P電極60的上方分別形成第一焊盤51和第二焊盤61，用于將對應的電極引出。
[0051 ]具體地，需在第二隔離槽92內(nèi)形成N電極50，N電極50與每個隔離區(qū)內(nèi)的N型半導體層電性連接;還需在第一隔離槽91內(nèi)電流阻擋層的上方形成P電極60，P電極60與每個隔離區(qū)內(nèi)P型半導體層電性連接，如此設(shè)置即可得到由6個隔離區(qū)并聯(lián)結(jié)構(gòu)的LED芯片，每個隔離區(qū)的P性半導體層和N型半導體層分別與P電極和N電極電性連接。最后再在對應區(qū)域分別形成第一焊盤和第二焊盤。當然，在其他實施方式中，N電極、P電極以及第一焊盤和第二焊盤也可以在一次蒸鍍工藝中同時制備，此處不再詳細進行說明。
[0052]優(yōu)選地，如圖4f所示，在制備完N電極50、P電極60、第一焊盤51和第二焊盤61后，還可以在LED芯片的表面制備保護層110，使用二氧化硅或氮化硅或三氧化二鋁等透明絕緣材料將LED芯片保護起來，保護層110覆蓋除第一焊盤51和第二焊盤61外的全部表面。
[0053]應當理解的是，上述實施方式以3行2列共6個隔離區(qū)的(3，2)矩形陣列為例對并聯(lián)結(jié)構(gòu)的LED芯片進行了詳細說明，在其他實施方式中隔離區(qū)也可以為其他結(jié)構(gòu)的矩形陣列分布，如3行2列共6個隔離區(qū)的(3，2)矩形陣列等，當然，也可以為其他形狀的陣列分布，如3行3列共9個隔離區(qū)的(3，3)方形陣列、或其他圓形或橢圓形陣列等，此處不再一一舉例進行說明。
[0054]無論采用何種陣列，均需用第一隔離槽和第二隔離槽進行隔離，同時，P電極和N電極分別與每個隔離區(qū)中的P型半導體層和N型半導體層分別電性連接，以實現(xiàn)各個隔離區(qū)的并聯(lián)結(jié)構(gòu)。
[0055]優(yōu)選地，第一焊盤和第二焊盤設(shè)置于LED芯片的中間位置，以實現(xiàn)LED芯片的均勻發(fā)光。
[0056]由以上技術(shù)方案可以看出，與現(xiàn)有技術(shù)相比，本實用新型通過將外延結(jié)構(gòu)隔離呈多個隔離區(qū)，實現(xiàn)多個隔離區(qū)并聯(lián)結(jié)構(gòu)的LED芯片，通過并聯(lián)結(jié)構(gòu)能夠使LED芯片的電流均勻分布，減少了電極及引腳對出光的吸收，增加側(cè)壁的出光，提高了 LED芯片的發(fā)光亮度。
[0057]對于本領(lǐng)域技術(shù)人員而言，顯然本實用新型不限于上述示范性實施例的細節(jié)，而且在不背離本實用新型的精神或基本特征的情況下，能夠以其他的具體形式實現(xiàn)本實用新型。因此，無論從哪一點來看，均應將實施例看作是示范性的，而且是非限制性的，本實用新型的范圍由所附權(quán)利要求而不是上述說明限定，因此旨在將落在權(quán)利要求的等同要件的含義和范圍內(nèi)的所有變化囊括在本實用新型內(nèi)。不應將權(quán)利要求中的任何附圖標記視為限制所涉及的權(quán)利要求。
[0058]此外，應當理解，雖然本說明書按照實施方式加以描述，但并非每個實施方式僅包含一個獨立的技術(shù)方案，說明書的這種敘述方式僅僅是為清楚起見，本領(lǐng)域技術(shù)人員應當將說明書作為一個整體，各實施例中的技術(shù)方案也可以經(jīng)適當組合，形成本領(lǐng)域技術(shù)人員可以理解的其他實施方式。
【主權(quán)項】
1.一種并聯(lián)結(jié)構(gòu)的LED芯片，所述LED芯片包括襯底、位于襯底上的外延結(jié)構(gòu)及位于外延結(jié)構(gòu)上的P電極和N電極，所述外延結(jié)構(gòu)依次包括N型半導體層、發(fā)光層及P型半導體層，其特征在于，所述外延結(jié)構(gòu)之間形成有若干隔離槽，外延結(jié)構(gòu)由所述隔離槽隔離形成若干隔離區(qū)，所述隔離槽包括刻蝕至襯底的第一隔離槽及刻蝕至N型半導體層的第二隔離槽，所述第二隔離槽位于第一隔離槽圍設(shè)的區(qū)域內(nèi)，所述N電極位于所述第二隔離槽內(nèi)且與每個隔離區(qū)中的N型半導體層分別電性連接，所述P電極位于第一隔離槽內(nèi)且與每個隔離區(qū)中的P型半導體層分別電性連接。2.根據(jù)權(quán)利要求1所述的并聯(lián)結(jié)構(gòu)的LED芯片，其特征在于，所述外延結(jié)構(gòu)還包括位于P型半導體層上的透明導電層，所述透明導電層的形狀與P型半導體層的形狀相同。3.根據(jù)權(quán)利要求1或2所述的并聯(lián)結(jié)構(gòu)的LED芯片，其特征在于，所述LED芯片中還包括電流阻擋層，所述電流阻擋層位于第一隔離槽內(nèi)，且所述P電極全部位于所述電流阻擋層上。4.根據(jù)權(quán)利要求1或2所述的并聯(lián)結(jié)構(gòu)的LED芯片，其特征在于，所述LED芯片還包括與所述N電極電性連接的第一焊盤以及與所述P電極電性連接的第二焊盤。5.根據(jù)權(quán)利要求4所述的并聯(lián)結(jié)構(gòu)的LED芯片，其特征在于，所述LED芯片還包括保護層，所述保護層至少覆蓋所述隔離區(qū)，所述第一焊盤和第二焊盤位于保護層未覆蓋的區(qū)域。6.根據(jù)權(quán)利要求1或2所述的并聯(lián)結(jié)構(gòu)的LED芯片，其特征在于，所述隔離區(qū)呈矩形陣列分布，第一隔離槽位于相鄰行隔離區(qū)之間及LED芯片外側(cè)區(qū)域，第二隔離槽位于相鄰列隔離區(qū)之間。
【文檔編號】H01L33/20GK205488191SQ201620193713
【公開日】2016年8月17日
【申請日】2016年3月14日
【發(fā)明人】李慶, 劉撰, 陳立人
【申請人】聚燦光電科技股份有限公司