半導(dǎo)體裝置及其制造方法
【專利摘要】本發(fā)明的實(shí)施方式提供一種能夠提高特性的半導(dǎo)體裝置及其制造方法。實(shí)施方式的半導(dǎo)體裝置包括：n型SiC襯底；n型SiC層，設(shè)置在SiC襯底上，具有第一表面，且n型雜質(zhì)濃度比SiC襯底低；多個(gè)p型第一SiC區(qū)域，設(shè)置在SiC層的第一表面；多個(gè)p型第二SiC區(qū)域，設(shè)置在第一SiC區(qū)域的各者中，且p型雜質(zhì)濃度比第一SiC區(qū)域高；多個(gè)硅化物層，設(shè)置在第二SiC區(qū)域的各者上，在第二SiC區(qū)域的相反側(cè)具有第二表面，且SiC襯底到第二表面的距離與SiC襯底到第一表面的距離的差量為0.2μm以下；第一電極，與SiC層及硅化物層相接地進(jìn)行設(shè)置；以及第二電極，與SiC襯底相接地進(jìn)行設(shè)置。
【專利說(shuō)明】半導(dǎo)體裝置及其制造方法
[0001][相關(guān)申請(qǐng)案]
[0002]本申請(qǐng)案享有以日本專利申請(qǐng)案2015-51892號(hào)(申請(qǐng)日:2015年3月16日)作為基礎(chǔ)申請(qǐng)案的優(yōu)先權(quán)。本申請(qǐng)案通過(guò)參照該基礎(chǔ)申請(qǐng)案而包含基礎(chǔ)申請(qǐng)案的所有內(nèi)容。
技術(shù)領(lǐng)域
[0003]本發(fā)明的實(shí)施方式涉及一種半導(dǎo)體裝置及其制造方法。
【背景技術(shù)】
[0004]作為肖特基勢(shì)皇二極管(SBD)的一構(gòu)造，有MPS(Merged PIN Schottky d1de，混合PIN肖特基二極管)。在MPS中，通過(guò)使從相鄰的P型層擴(kuò)展的耗盡層夾斷，能緩和肖特基電極界面的電場(chǎng)強(qiáng)度，減少逆向偏壓時(shí)的漏電流。而且，由于陽(yáng)極電極與P型層進(jìn)行歐姆接觸，故而當(dāng)陽(yáng)極電壓升高時(shí)，電洞從P型層注入而產(chǎn)生漂移層的傳導(dǎo)率調(diào)變。因此，具備與PIN 二極管同樣高的浪涌電流耐受性。
[0005]關(guān)于使用SiC (碳化硅)的MPS，為了使陽(yáng)極電極與P型層進(jìn)行歐姆接觸，優(yōu)選在P型層與陽(yáng)極電極之間設(shè)置硅化物層。然而，有產(chǎn)生由硅化物層引起的漏電流增大等特性劣化的擔(dān)憂。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的實(shí)施方式提供一種能夠抑制由硅化物層引起的特性劣化的半導(dǎo)體裝置及其制造方法。
[0007]實(shí)施方式的半導(dǎo)體裝置包括:n型SiC襯底；n型SiC層，設(shè)置在所述SiC襯底上，具有第一表面，且η型雜質(zhì)濃度比所述SiC襯底低；多個(gè)P型第一 SiC區(qū)域，設(shè)置在所述SiC層的所述第一表面；多個(gè)P型第二 SiC區(qū)域，設(shè)置在所述第一 SiC區(qū)域的各者中，且P型雜質(zhì)濃度比所述第一 SiC區(qū)域高；多個(gè)硅化物層，設(shè)置在所述第二 SiC區(qū)域的各者上，在所述第二 SiC區(qū)域的相反側(cè)具有第二表面，且所述SiC襯底到所述第二表面的距離與所述SiC襯底到所述第一表面的距離的差量為0.2 μπι以下；第一電極，與所述SiC層及所述硅化物層相接地進(jìn)行設(shè)置；以及第二電極，與所述SiC襯底相接地進(jìn)行設(shè)置。
【附圖說(shuō)明】
[0008]圖1是第一實(shí)施方式的半導(dǎo)體裝置的示意剖視圖。
[0009]圖2是第一實(shí)施方式的半導(dǎo)體裝置的主要部分的示意剖視圖。
[0010]圖3(a)?(h)是表示第一實(shí)施方式的半導(dǎo)體裝置的制造方法的剖視圖。
[0011]圖4是比較例的半導(dǎo)體裝置的示意剖視圖。
[0012]圖5是第二實(shí)施方式的半導(dǎo)體裝置的示意剖視圖。
[0013]圖6(a)?⑴是表示第二實(shí)施方式的半導(dǎo)體裝置的制造方法的剖視圖。
[0014]圖7是第三實(shí)施方式的半導(dǎo)體裝置的示意剖視圖。
[0015]圖8是比較例的半導(dǎo)體裝置的示意剖視圖。
[0016]圖9是第四實(shí)施方式的半導(dǎo)體裝置的示意剖視圖。
【具體實(shí)施方式】
[0017]以下，一邊參照附圖一邊對(duì)本發(fā)明的實(shí)施方式進(jìn)行說(shuō)明。另外，在以下說(shuō)明中，對(duì)相同部件等標(biāo)注相同符號(hào)，且對(duì)已說(shuō)明過(guò)一次的部件等適當(dāng)省略其說(shuō)明。
[0018]而且，在以下說(shuō)明中，η\ η、η及P +、p、P的記法表示各導(dǎo)電型中的雜質(zhì)濃度的相對(duì)高低。即，η+表示與η相比，η型雜質(zhì)濃度相對(duì)更高，η表示與η相比，η型雜質(zhì)濃度相對(duì)更低。而且，P+表示與P相比，P型雜質(zhì)濃度相對(duì)更高，P表示與P相比，P型雜質(zhì)濃度相對(duì)更低。另外，也存在將η+型、η型僅記載為η型，將ρ+型、P型僅記載為P型的情況。
[0019]雜質(zhì)濃度例如能夠通過(guò)SIMS (Secondary 1n Mass Spectrometry，二次離子質(zhì)譜法)進(jìn)行測(cè)定。而且，雜質(zhì)濃度的相對(duì)高低例如也能夠根據(jù)利用SCM(Scanning CapacitanceMicroscopy，掃描電容顯微法)所求得的載子濃度的高低進(jìn)行判斷。
[0020](第一實(shí)施方式)
[0021]本實(shí)施方式的半導(dǎo)體裝置包括:n型SiC襯底；n型SiC層，設(shè)置在SiC襯底上，具有第一表面，且η型雜質(zhì)濃度比SiC襯底低；多個(gè)P型第一 SiC區(qū)域，設(shè)置在SiC層的第一表面；多個(gè)P型第二 SiC區(qū)域，設(shè)置在第一 SiC區(qū)域的各者中，且P型雜質(zhì)濃度比第一 SiC區(qū)域高；多個(gè)硅化物層，設(shè)置在第二 SiC區(qū)域的各者上，在第二 SiC區(qū)域的相反側(cè)具有第二表面，且SiC襯底到第二表面的距離與SiC襯底到第一表面的距離的差量為0.2 μ m以下；第一電極，與SiC層及硅化物層相接地進(jìn)行設(shè)置；以及第二電極，與SiC襯底相接地進(jìn)行設(shè)置。
[0022]圖1是本實(shí)施方式的半導(dǎo)體裝置的示意剖視圖。本實(shí)施方式的半導(dǎo)體裝置為MPS。
[0023]MPS100包含n+型陰極區(qū)域(SiC襯底)10、n型漂移層(SiC層)12、p型第一陽(yáng)極區(qū)域(第一 SiC區(qū)域)14、P+型第二陽(yáng)極區(qū)域(第二 SiC區(qū)域)16、P型保護(hù)環(huán)區(qū)域18、硅化物層20、場(chǎng)氧化膜22、陽(yáng)極電極(第一電極)24、及陰極電極(第二電極)26。
[0024]n+型陰極區(qū)域(SiC襯底)10例如為4H-SiC構(gòu)造的SiC襯底。η+型陰極區(qū)域10含有η型雜質(zhì)。η型雜質(zhì)例如為氮(N)。η型雜質(zhì)的雜質(zhì)濃度例如為I X 119以上且IXlO21Cm3以下。
[0025]η型漂移層(SiC層)12是設(shè)置在η +型陰極區(qū)域10上。η型漂移層12含有η型雜質(zhì)。η型雜質(zhì)例如為氮(N)。η型漂移層12的雜質(zhì)濃度低于η +型陰極區(qū)域10的雜質(zhì)濃度。η型雜質(zhì)的雜質(zhì)濃度例如為IXlO15以上且2X1016cm3以下。η型漂移層12的膜厚例如為3 μπι以上且30 μm以下。
[0026]另外，也可在n+型陰極區(qū)域10與η型漂移層12之間設(shè)置η型緩沖層(未圖示)，其具有η型雜質(zhì)的雜質(zhì)濃度處于η+型陰極區(qū)域10的雜質(zhì)濃度與η型漂移層12的雜質(zhì)濃度之間的濃度。
[0027]P型第一陽(yáng)極區(qū)域(第一 SiC區(qū)域)14是在η型漂移層12的表面設(shè)置多個(gè)。P型第一陽(yáng)極區(qū)域14含有P型雜質(zhì)。P型雜質(zhì)例如為鋁(Al)。P型雜質(zhì)的雜質(zhì)濃度例如為5X 116Cm 3以上且 5X 10 17cm 3以下。
[0028]P型第一陽(yáng)極區(qū)域14的深度例如為0.5 μπι以上且2 μπι以下。ρ型第一陽(yáng)極區(qū)域14的寬度例如為1.0 μπι以上且10.0 μπι以下。P型第一陽(yáng)極區(qū)域14彼此的間隔例如為
1.0 μ m以上且5.0 μ m以下。
[0029]p+型第二陽(yáng)極區(qū)域(第二 SiC區(qū)域)16是設(shè)置在ρ型第一陽(yáng)極區(qū)域14中。ρ +型第二陽(yáng)極區(qū)域16是設(shè)置在ρ型第一陽(yáng)極區(qū)域14的表面。設(shè)置多個(gè)P+型第二陽(yáng)極區(qū)域16。
[0030]ρ+型第二陽(yáng)極區(qū)域16含有ρ型雜質(zhì)。ρ型雜質(zhì)例如為鋁(Al)。ρ+型第二陽(yáng)極區(qū)域16的雜質(zhì)濃度比ρ型第一陽(yáng)極區(qū)域14的雜質(zhì)濃度高。ρ型雜質(zhì)的雜質(zhì)濃度例如為
IX 119Cm 3以上且 I X 10 2°cm3以下。
[0031]ρ+型第二陽(yáng)極區(qū)域16的深度例如為0.2 μπι以上且1.0 μπι以下。ρ +型第二陽(yáng)極區(qū)域16的寬度例如為0.5 μπι以上且8.0 μπι以下。
[0032]ρ型保護(hù)環(huán)區(qū)域18被設(shè)置成包圍多個(gè)P型第一陽(yáng)極區(qū)域14。ρ型保護(hù)環(huán)區(qū)域18為用來(lái)使MPS100的耐壓提高的終止構(gòu)造。
[0033]ρ型保護(hù)環(huán)區(qū)域18含有ρ型雜質(zhì)。ρ型雜質(zhì)例如為鋁(Al)。P型雜質(zhì)的雜質(zhì)濃度例如為I X 117Cm 3以上且5X10 lscm3以下。
[0034]硅化物層20是設(shè)置在多個(gè)P+型第二陽(yáng)極區(qū)域16的各者上。設(shè)置多個(gè)硅化物層
20。硅化物層20例如為硅化鎳層。硅化物層20的膜厚例如為0.05 μm以上且0.5 μm以下。
[0035]場(chǎng)氧化膜22是設(shè)置在ρ型保護(hù)環(huán)區(qū)域18上。場(chǎng)氧化膜22例如為氧化硅膜。場(chǎng)氧化膜22具備開口部。場(chǎng)氧化膜22的膜厚例如為0.2 μπι以上且1.0 μπι以下。
[0036]陽(yáng)極電極(第一電極)24在場(chǎng)氧化膜22的開口部與η型漂移層12及硅化物層20相接。陽(yáng)極電極24與η型漂移層12的接觸為肖特基接觸。陽(yáng)極電極24與硅化物層20的接觸為歐姆接觸。
[0037]陽(yáng)極電極24為金屬。陽(yáng)極電極24例如為鈦(Ti)與鋁(Al)的積層膜。
[0038]陰極電極26是與η+型陰極區(qū)域10相接地進(jìn)行設(shè)置。陰極電極26與η +型陰極區(qū)域10的接觸優(yōu)選歐姆接觸。
[0039]陰極電極26為金屬。陰極電極26例如為鈦(Ti)與鋁(Al)的積層膜。
[0040]圖2是本實(shí)施方式的半導(dǎo)體裝置的主要部分的示意剖視圖。其是MPS100的包含一個(gè)P型第一陽(yáng)極區(qū)域14的部分的放大圖。
[0041]將η型漂移層12的表面設(shè)為第一表面。將硅化物層20的與ρ +型第二陽(yáng)極區(qū)域(第二 SiC區(qū)域)16相反側(cè)的表面設(shè)為第二表面。將從η+型陰極區(qū)域10朝向η型漂移層12的方向(圖2中的白箭頭)設(shè)為正。
[0042]在MPS100中，第一表面與第二表面的距離(圖2中的“d”)、即η型漂移層12的表面與硅化物層20的表面的距離為0.2 μπι以下。換句話說(shuō)，SiC襯底10到第二表面的距離與SiC襯底10到第一表面的距離的差量為0.2 μπι以下。第一表面與第二表面的距離(差量)優(yōu)選-0.1 μπι以上且0.1 μπι以下。
[0043]其次，對(duì)本實(shí)施方式的半導(dǎo)體裝置的制造方法進(jìn)行說(shuō)明。圖3是表示本實(shí)施方式的半導(dǎo)體裝置的制造方法的剖視圖。圖3(a)?圖3(h)是MPS100的包含一個(gè)ρ型第一陽(yáng)極區(qū)域14的部分的放大圖。
[0044]本實(shí)施方式的半導(dǎo)體裝置的制造方法是在η型SiC層上形成第一掩膜材，對(duì)第一掩膜材進(jìn)行蝕刻而形成開口部，以第一掩膜材為掩膜進(jìn)行向SiC層內(nèi)注入P型雜質(zhì)的第一離子注入，在第一掩膜材上形成膜厚未達(dá)開口部的寬度的一半的第二掩膜材，對(duì)第二掩膜材進(jìn)行蝕刻而在開口部的側(cè)面形成側(cè)壁，以第一掩膜材及側(cè)壁為掩膜對(duì)SiC層進(jìn)行蝕刻而形成溝槽，以第一掩膜材及側(cè)壁為掩膜進(jìn)行向SiC層內(nèi)注入P型雜質(zhì)的第二離子注入，在SiC層上形成第一金屬膜，通過(guò)熱處理使第一金屬膜與SiC層進(jìn)行反應(yīng)而形成硅化物層，將未反應(yīng)的第一金屬膜去除，將第一掩膜材及側(cè)壁去除，且在SiC層及硅化物層上形成第二金屬膜。
[0045]首先，在未圖示的n+型陰極區(qū)域(SiC襯底)10 (圖1)上，通過(guò)外延生長(zhǎng)法形成η型漂移層(SiC層)12。其次，通過(guò)ρ型雜質(zhì)的離子注入形成未圖示的ρ型保護(hù)環(huán)區(qū)域18(圖1)。
[0046]其次，在η型漂移層12上形成第一掩膜材30。第一掩膜材30例如為通過(guò)CVD (Chemical Vapor Deposit1n，化學(xué)氣相沉積)法所形成的氧化娃膜。
[0047]其次，對(duì)第一掩膜材30進(jìn)行蝕刻而形成開口部。開口部的形成例如是通過(guò)光刻法及RIE (Reactive 1n Etching，反應(yīng)性離子蝕刻)法進(jìn)行。
[0048]其次，以第一掩膜材30為掩膜向η型漂移層12內(nèi)注入ρ型雜質(zhì)(第一離子注入)。通過(guò)第一離子注入形成P型第一陽(yáng)極區(qū)域(第一 SiC區(qū)域)14(圖3 (a))。ρ型雜質(zhì)例如為鋁(Al)。
[0049]其次，在第一掩膜材30上形成膜厚未達(dá)開口部的寬度的一半的第二掩膜材32(圖3(b))。開口部未被第二掩膜材32完全掩埋。
[0050]第二掩膜材32例如為通過(guò)CVD法所形成的氧化硅膜。
[0051]其次，對(duì)第二掩膜材32進(jìn)行蝕刻而在開口部的側(cè)面形成側(cè)壁34。側(cè)壁34的形成例如是通過(guò)利用RIE法的整面蝕刻進(jìn)行。
[0052]其次，以第一掩膜材30及側(cè)壁34為掩膜，對(duì)η型漂移層12 (ρ型第一陽(yáng)極區(qū)域14)進(jìn)行蝕刻而形成溝槽(圖3 (c))。溝槽的形成例如是通過(guò)RIE法進(jìn)行。
[0053]其次，以第一掩膜材30及側(cè)壁34為掩膜，向η型漂移層12 (ρ型第一陽(yáng)極區(qū)域14)內(nèi)注入P型雜質(zhì)(第二離子注入)。通過(guò)第二離子注入形成P+型第二陽(yáng)極區(qū)域(第二 SiC區(qū)域)16(圖 3(d))。
[0054]其次，在η型漂移層12 (ρ+型第二陽(yáng)極區(qū)域16)上形成第一金屬膜36 (圖3 (e))。第一金屬膜36例如是通過(guò)濺鍍法形成。第一金屬膜36例如為鎳(Ni)膜。
[0055]其次，進(jìn)行熱處理。通過(guò)熱處理使第一金屬膜36與η型漂移層12 (ρ+型第二陽(yáng)極區(qū)域16)進(jìn)行反應(yīng)而形成硅化物層20。其次，將未反應(yīng)的第一金屬膜36去除(圖3(f))。未反應(yīng)的第一金屬膜36的去除例如是通過(guò)濕式蝕刻進(jìn)行。
[0056]其次，將第一掩膜材30及側(cè)壁34去除(圖3 (g))。第一掩膜材30及側(cè)壁34的去除例如是通過(guò)濕式蝕刻進(jìn)行。
[0057]其次，形成未圖示的場(chǎng)氧化膜22 (圖1)。場(chǎng)氧化膜22例如為通過(guò)CVD法所形成的氧化硅膜。場(chǎng)氧化膜22是以露出硅化物層20的方式被圖案化。
[0058]其次，在η型漂移層12及硅化物層20上形成第二金屬膜38 (圖3 (h))。第二金屬膜38例如是通過(guò)濺鍍法形成。第二金屬膜38例如為鈦(Ti)與鋁(Al)的積層膜。
[0059]第二金屬膜38隨后被圖案化而成為陽(yáng)極電極。其次，形成未圖示的陰極電極。
[0060]通過(guò)以上制造方法形成圖1所示的MPS100。
[0061]其次，對(duì)本實(shí)施方式的MPSlOO的作用及效果進(jìn)行說(shuō)明。
[0062]圖4是比較例的半導(dǎo)體裝置的示意剖視圖。比較例的半導(dǎo)體裝置為MPS。關(guān)于比較例的MPS，第一表面與第二表面的距離(圖4中的“d’ ”)、即η型漂移層12的表面與硅化物層20的表面的距離大于0.2 μ m，除此以外與第一實(shí)施方式的半導(dǎo)體裝置相同。換句話說(shuō)，除SiC襯底10到第二表面的距離與SiC襯底10到第一表面的距離的差量大于0.2 μπι以外，與第一實(shí)施方式的半導(dǎo)體裝置相同。
[0063]如圖4所示，比較例的MPS中，硅化物層20的表面相對(duì)于η型漂移層12的表面凸出。因此，在形成在硅化物層20上的陽(yáng)極電極24的表面形成有凸部。
[0064]如果在陽(yáng)極電極24的表面存在凸部，則在陽(yáng)極電極24上進(jìn)行打線接合時(shí)，有產(chǎn)生由凸部引起的器件不良的擔(dān)憂。例如，因打線接合的沖擊導(dǎo)致凸部下的硅化物層20遭到破壞。因硅化物層20的破壞，例如逆向偏壓時(shí)的漏電流會(huì)增加。
[0065]在本實(shí)施方式的MPS100中，將η型漂移層12的表面與硅化物層20的表面的距離設(shè)為0.2μπι以下。因此，能抑制在陽(yáng)極電極24的表面形成凸部，器件不良減少。進(jìn)而，從抑制由陽(yáng)極電極24的表面形狀引起的器件不良的產(chǎn)生的觀點(diǎn)來(lái)看，η型漂移層12的表面與硅化物層20的表面的距離優(yōu)選-0.1 μπι以上且0.1 μπι以下。
[0066]本實(shí)施方式的制造方法中，在利用離子注入形成ρ+型第二陽(yáng)極區(qū)域16之前在η型漂移層12設(shè)置溝槽。通過(guò)該步驟，能夠?qū)⒐杌飳?0的表面降低到襯底側(cè)。
[0067]而且，如果ρ+型第二陽(yáng)極區(qū)域16與η型漂移層12的距離過(guò)近，則有逆向偏壓時(shí)的漏電流增加的擔(dān)憂。其原因在于，如果耗盡層到達(dá)P+型第二陽(yáng)極區(qū)域16，則P+型第二陽(yáng)極區(qū)域16中的結(jié)晶缺陷成為漏電流源。尤其在對(duì)SiC離子注入原子半徑相對(duì)大的鋁的情況下，還會(huì)因隨后的熱處理導(dǎo)致離子注入時(shí)所形成的缺陷的恢復(fù)不推進(jìn)，有結(jié)晶缺陷大量殘留的擔(dān)憂。該問(wèn)題也會(huì)妨礙MPS的微細(xì)化。
[0068]同樣地，如果硅化物層20與η型漂移層12的距離過(guò)近，則有耗盡層在逆向偏壓時(shí)到達(dá)硅化物層20導(dǎo)致漏電流增加的擔(dān)憂。該問(wèn)題也會(huì)妨礙MPS的微細(xì)化。
[0069]在本實(shí)施方式的制造方法中，以第一掩膜材30為掩膜形成ρ型第一陽(yáng)極區(qū)域14。而且，以設(shè)置在第一掩膜材30的開口部的側(cè)壁34為掩膜形成P+型第二陽(yáng)極區(qū)域16及硅化物層20。因此，利用自對(duì)準(zhǔn)形成ρ型第一陽(yáng)極區(qū)域14、ρ+型第二陽(yáng)極區(qū)域16及硅化物層
20 ο
[0070]因此，能夠縮小ρ+型第二陽(yáng)極區(qū)域16及硅化物層20與η型漂移層12的距離。由此，根據(jù)本實(shí)施方式的制造方法，能夠?qū)崿F(xiàn)MPS的微細(xì)化。
[0071]根據(jù)本實(shí)施方式的MPS100及其制造方法，能夠減少由硅化物層20引起的器件不良。而且，能夠?qū)崿F(xiàn)MPS的微細(xì)化。
[0072](第二實(shí)施方式)
[0073]本實(shí)施方式的半導(dǎo)體裝置進(jìn)而具備設(shè)置在硅化物層的側(cè)面與第一 SiC區(qū)域之間的絕緣膜，除此以外與第一實(shí)施方式相同。因此，對(duì)于與第一實(shí)施方式重復(fù)的內(nèi)容省略記述。
[0074]圖5是本實(shí)施方式的半導(dǎo)體裝置的示意剖視圖。本實(shí)施方式的半導(dǎo)體裝置為MPS。
[0075]MPS200在硅化物層20的側(cè)面與η型漂移層(SiC層)12之間具備絕緣膜40。絕緣膜40是上下被夾在陽(yáng)極電極(第一電極)24與ρ型第一陽(yáng)極區(qū)域(第一 SiC區(qū)域)14間。絕緣膜40例如為氧化娃膜。
[0076]其次，對(duì)本實(shí)施方式的半導(dǎo)體裝置的制造方法進(jìn)行說(shuō)明。圖6是表示本實(shí)施方式的半導(dǎo)體裝置的制造方法的剖視圖。圖6(a)?圖6(i)是MPS200的包含一個(gè)ρ型第一陽(yáng)極區(qū)域14的部分的放大圖。
[0077]本實(shí)施方式的半導(dǎo)體裝置的制造方法是在η型SiC層上形成第一掩膜材，對(duì)第一掩膜材進(jìn)行蝕刻而形成開口部，以第一掩膜材為掩膜對(duì)SiC層進(jìn)行蝕刻而形成溝槽，以第一掩膜材為掩膜進(jìn)行向SiC層內(nèi)注入ρ型雜質(zhì)的第一離子注入，在第一掩膜材上形成膜厚未達(dá)開口部的寬度的一半的第二掩膜材，對(duì)第二掩膜材進(jìn)行蝕刻而在開口部的側(cè)面形成第一側(cè)壁，以第一掩膜材及第一側(cè)壁為掩膜進(jìn)行向SiC層內(nèi)注入ρ型雜質(zhì)的第二離子注入，在SiC層上形成第一金屬膜，通過(guò)熱處理使第一金屬膜與SiC層進(jìn)行反應(yīng)而形成硅化物層，將未反應(yīng)的第一金屬膜去除，將第一掩膜材及第一側(cè)壁的一部分去除，在溝槽的側(cè)面形成第二側(cè)壁，且在SiC層及硅化物層上形成第二金屬膜。
[0078]首先，在未圖示的η+型陰極區(qū)域(SiC襯底)10(圖5)上，通過(guò)外延生長(zhǎng)法形成η型漂移層(SiC層)12。其次，通過(guò)ρ型雜質(zhì)的離子注入形成未圖示的ρ型保護(hù)環(huán)區(qū)域18 (圖 5)0
[0079]其次，在η型漂移層12上形成第一掩膜材30。第一掩膜材30例如為通過(guò)CVD法所形成的氧化硅膜。
[0080]其次，對(duì)第一掩膜材30進(jìn)行蝕刻而形成開口部。開口部的形成例如是通過(guò)光刻法及RIE法進(jìn)行。
[0081]其次，以第一掩膜材30為掩膜，對(duì)η型漂移層12進(jìn)行蝕刻而形成溝槽(圖6(a))。溝槽的形成例如是通過(guò)RIE法進(jìn)行。
[0082]其次，以第一掩膜材30為掩膜向η型漂移層12內(nèi)注入ρ型雜質(zhì)(第一離子注入)。通過(guò)第一離子注入形成P型第一陽(yáng)極區(qū)域(第一 SiC區(qū)域)14(圖6(b))。ρ型雜質(zhì)例如為鋁(Al)。
[0083]其次，在第一掩膜材30上形成膜厚未達(dá)開口部的寬度的一半的第二掩膜材32(圖6(c)) ο開口部未被第二掩膜材32完全掩埋。
[0084]第二掩膜材32例如為通過(guò)CVD法所形成的氧化硅膜。
[0085]其次，對(duì)第二掩膜材32進(jìn)行蝕刻而在開口部的側(cè)面形成第一側(cè)壁42(圖6(d))。第一側(cè)壁42的形成例如是通過(guò)利用RIE法的整面蝕刻進(jìn)行。
[0086]其次，以第一掩膜材30及第一側(cè)壁42為掩膜向η型漂移層12 (ρ型第一陽(yáng)極區(qū)域14)內(nèi)注入ρ型雜質(zhì)(第二離子注入)。通過(guò)第二離子注入形成P+型第二陽(yáng)極區(qū)域(第二SiC 區(qū)域)16(圖 6(e))。
[0087]其次，在η型漂移層12 (ρ +型第二陽(yáng)極區(qū)域16)上形成第一金屬膜36(圖6(f))。第一金屬膜36例如是通過(guò)濺鍍法形成。第一金屬膜36例如為鎳(Ni)膜。
[0088]其次，進(jìn)行熱處理。通過(guò)熱處理使第一金屬膜36與η型漂移層12 (ρ+型第二陽(yáng)極區(qū)域16)進(jìn)行反應(yīng)而形成硅化物層20。其次，將未反應(yīng)的第一金屬膜36去除(圖6(g))。未反應(yīng)的第一金屬膜36的去除例如是通過(guò)濕式蝕刻進(jìn)行。
[0089]其次，將第一掩膜材30及第一側(cè)壁42的一部分去除。此時(shí)，將第一側(cè)壁42的一部分殘留在溝槽的側(cè)面而形成第二側(cè)壁(絕緣膜)40 (圖6 (h))。第一掩膜材30及第一側(cè)壁42的一部分的去除例如是通過(guò)利用RIE法的整面蝕刻進(jìn)行。
[0090]其次，形成未圖示的場(chǎng)氧化膜22 (圖5)。場(chǎng)氧化膜22例如為通過(guò)CVD法所形成的氧化硅膜。場(chǎng)氧化膜22是以露出硅化物層20的方式被圖案化。
[0091]其次，在η型漂移層12上及硅化物層20上形成第二金屬膜38(圖6(i))。第二金屬膜38例如是通過(guò)濺鍍法形成。第二金屬膜38例如為鈦(Ti)與鋁(Al)的積層膜。
[0092]第二金屬膜38隨后被圖案化而成為陽(yáng)極電極。其次，形成未圖示的陰極電極。
[0093]根據(jù)以上制造方法，形成圖5所示的MPS200。
[0094]其次，對(duì)本實(shí)施方式的MPS200的作用及效果進(jìn)行說(shuō)明。
[0095]在本實(shí)施方式的MPS200中，將η型漂移層12的表面與硅化物層20的表面的距離(差量)設(shè)為0.2 μπι以下。因此，與第一實(shí)施方式的MPS100同樣地，能抑制在陽(yáng)極電極24的表面形成凸部，減少器件不良。
[0096]而且，本實(shí)施方式的制造方法中，在利用離子注入形成P型第一陽(yáng)極區(qū)域14之前，在η型漂移層12設(shè)置溝槽。通過(guò)該步驟能夠?qū)⒐杌飳?0的表面降低至襯底側(cè)。
[0097]如果硅化物層20與η型漂移層12的距離過(guò)近，則有耗盡層在逆向偏壓時(shí)到達(dá)硅化物層20導(dǎo)致漏電流增加的擔(dān)憂。
[0098]本實(shí)施方式的MPS200中，通過(guò)在硅化物層20與η型漂移層12之間設(shè)置絕緣膜40，而防止耗盡層在逆向偏壓時(shí)到達(dá)硅化物層20。而且，根據(jù)本實(shí)施方式的MPS200的制造方法，在形成硅化物層20時(shí)，能抑制硅化物層20朝η型漂移層12側(cè)延伸。因此，能夠進(jìn)一步縮小硅化物層20與η型漂移層12的距離。由此，根據(jù)本實(shí)施方式的制造方法，能夠?qū)崿F(xiàn)MPS的進(jìn)一步的微細(xì)化。
[0099]根據(jù)本實(shí)施方式的MPS200及其制造方法，能夠減少由硅化物層20引起的器件不良。而且，通過(guò)設(shè)置絕緣膜40能夠?qū)崿F(xiàn)MPS的進(jìn)一步的微細(xì)化。
[0100](第三實(shí)施方式)
[0101]本實(shí)施方式的半導(dǎo)體裝置包括:η型SiC襯底；η型SiC層，設(shè)置在SiC襯底上，具有第一表面，且η型雜質(zhì)濃度比SiC襯底低；ρ型第一 SiC區(qū)域，設(shè)置在SiC層的表面；多個(gè)P型第二 SiC區(qū)域，設(shè)置在第一 SiC區(qū)域內(nèi)，且ρ型雜質(zhì)濃度比第一 SiC區(qū)域高；多個(gè)硅化物層，設(shè)置在第二 SiC區(qū)域的各者上，且在第二 SiC區(qū)域的相反側(cè)具有第二表面；第一電極，與SiC層及硅化物層相接地進(jìn)行設(shè)置；以及第二電極，與SiC襯底相接地進(jìn)行設(shè)置。
[0102]本實(shí)施方式的半導(dǎo)體裝置與第一實(shí)施方式的不同方面在于ρ型第一 SiC區(qū)域的寬度寬。以下，對(duì)于與第一實(shí)施方式重復(fù)的內(nèi)容省略記述。
[0103]圖7是本實(shí)施方式的半導(dǎo)體裝置的示意剖視圖。本實(shí)施方式的半導(dǎo)體裝置為MPS。
[0104]MPS300包含η+型陰極區(qū)域(SiC襯底)10、η型漂移層(SiC層)12、ρ型第一陽(yáng)極區(qū)域(第一 SiC區(qū)域)14、P+型第二陽(yáng)極區(qū)域(第二 SiC區(qū)域)16、P型保護(hù)環(huán)區(qū)域18、硅化物層20、場(chǎng)氧化膜22、陽(yáng)極電極(第一電極)24、及陰極電極(第二電極)26。
[0105]在一個(gè)ρ型第一陽(yáng)極區(qū)域14內(nèi)設(shè)置多個(gè)P+型第二陽(yáng)極區(qū)域16。進(jìn)而，在ρ +型第二陽(yáng)極區(qū)域16的各者上設(shè)置硅化物層20。
[0106]其次，對(duì)本實(shí)施方式的MPS300的作用及效果進(jìn)行說(shuō)明。
[0107]圖8是比較例的半導(dǎo)體裝置的示意剖視圖。比較例的半導(dǎo)體裝置為MPS。
[0108]比較例的MPS900與本實(shí)施方式的MPS300的不同方面在于，在一個(gè)ρ型第一陽(yáng)極區(qū)域14內(nèi)設(shè)置一個(gè)P+型第二陽(yáng)極區(qū)域16及一個(gè)硅化物層20。
[0109]比較例的MPS900例如與第一實(shí)施方式的MPS100相比，由于一個(gè)ρ型第一陽(yáng)極區(qū)域14的寬度寬，故而來(lái)自ρ型第一陽(yáng)極區(qū)域14的少量載子的注入得到促進(jìn)，容易產(chǎn)生η型漂移層12的傳導(dǎo)率調(diào)變。因此，能實(shí)現(xiàn)具備較高的浪涌電流耐受性的MPS。
[0110]然而，如果像MPS900那樣具有寬度寬的硅化物層20，則形成硅化物層20時(shí)的體積膨脹所致的應(yīng)力增大。因此，有MPS的逆向偏壓時(shí)的漏電流增大的擔(dān)憂。
[0111]本實(shí)施方式的MPS300的硅化物層20被分割，各自的寬度小。因此，形成硅化物層20時(shí)的體積膨脹所致的應(yīng)力的影響減小。由此，實(shí)現(xiàn)漏電流小的MPS300。
[0112]另外，從抑制在陽(yáng)極電極24的表面形成凸部、減少接合中產(chǎn)生的不良的觀點(diǎn)來(lái)看，優(yōu)選將η型漂移層12的表面(第一表面)與硅化物層20的表面(第二表面)的距離(差量)設(shè)為0.2 μπι以下。換句話說(shuō)，優(yōu)選SiC襯底10到第二表面的距離與SiC襯底10到第一表面的距離的差量為0.2 μπι以下。優(yōu)選η型漂移層12的表面與硅化物層20的表面的距離(差量)為-0.1 μπι以上且0.1 μπι以下。而且，更優(yōu)選變得平坦的O μπι。
[0113]根據(jù)本實(shí)施方式的MPS300，能夠減少由硅化物層20引起的器件不良。而且，根據(jù)本實(shí)施方式的MPS300，能夠?qū)崿F(xiàn)高浪涌電流耐受性。而且，本實(shí)施方式的MPS300能夠利用與第一實(shí)施方式相同的方法，同時(shí)形成多個(gè)P+型第二陽(yáng)極區(qū)域16、以及設(shè)置在各個(gè)ρ +型第二陽(yáng)極區(qū)域16上的硅化物層20。因此，容易制造MPS300。
[0114](第四實(shí)施方式)
[0115]本實(shí)施方式的半導(dǎo)體裝置包括:η型SiC襯底；η型SiC層，設(shè)置在SiC襯底上，具有第一表面，且η型雜質(zhì)濃度比SiC襯底低；ρ型第一 SiC區(qū)域，設(shè)置在SiC層的表面；ρ型第二 SiC區(qū)域，設(shè)置在第一 SiC區(qū)域內(nèi)，且ρ型雜質(zhì)濃度比第一 SiC區(qū)域高；多個(gè)硅化物層，設(shè)置在第二 SiC區(qū)域上，且在第二 SiC區(qū)域的相反側(cè)具有第二表面；第一電極，與SiC層及硅化物層相接地進(jìn)行設(shè)置；以及第二電極，與SiC襯底相接地進(jìn)行設(shè)置。
[0116]本實(shí)施方式的半導(dǎo)體裝置的設(shè)置在一個(gè)ρ型第一 SiC區(qū)域內(nèi)的ρ型第二 SiC區(qū)域?yàn)橐粋€(gè)，除此以外與第三實(shí)施方式相同。因此，對(duì)于與第三實(shí)施方式重復(fù)的內(nèi)容省略記述。
[0117]圖9是本實(shí)施方式的半導(dǎo)體裝置的示意剖視圖。本實(shí)施方式的半導(dǎo)體裝置為MPS。
[0118]MPS400包含η+型陰極區(qū)域(SiC襯底)10、η型漂移層(SiC層)12、ρ型第一陽(yáng)極區(qū)域(第一 SiC區(qū)域)14、P+型第二陽(yáng)極區(qū)域(第二 SiC區(qū)域)16、P型保護(hù)環(huán)區(qū)域18、硅化物層20、場(chǎng)氧化膜22、陽(yáng)極電極(第一電極)24、及陰極電極(第二電極)26。
[0119]在一個(gè)ρ型第一陽(yáng)極區(qū)域14內(nèi)設(shè)置一個(gè)P+型第二陽(yáng)極區(qū)域16。而且，在一個(gè)ρ +型第二陽(yáng)極區(qū)域16上設(shè)置多個(gè)硅化物層20。
[0120]關(guān)于本實(shí)施方式的MPS400，也實(shí)現(xiàn)與第三實(shí)施方式相同的作用及效果。
[0121]進(jìn)而，與第三實(shí)施方式相比，由于ρ+型第二陽(yáng)極區(qū)域16寬，故而來(lái)自ρ型第一陽(yáng)極區(qū)域14的少量載子的注入得到促進(jìn)，容易產(chǎn)生η型漂移層12的傳導(dǎo)率調(diào)變。因此，能實(shí)現(xiàn)具備更尚的浪涌電流耐受性的MPS。
[0122]另外，從抑制在陽(yáng)極電極24的表面形成凸部、減少接合中產(chǎn)生的不良的觀點(diǎn)來(lái)看，優(yōu)選將η型漂移層12的表面(第一表面)與硅化物層20的表面(第二表面)的距離設(shè)為0.2 μπι以下。換句話說(shuō)，優(yōu)選SiC襯底10到第二表面的距離與SiC襯底10到第一表面的距離的差量為0.2 μπι以下。優(yōu)選η型漂移層12的表面與硅化物層20的表面的距離(差量)為-0.1 μπι以上且0.1 μπι以下。而且，更優(yōu)選變得平坦的O μπι。
[0123]根據(jù)本實(shí)施方式的MPS400，能夠減少由硅化物層20引起的器件不良。而且，根據(jù)本實(shí)施方式的MPS400，能夠?qū)崿F(xiàn)高浪涌電流耐受性。
[0124]對(duì)本發(fā)明的若干個(gè)實(shí)施方式進(jìn)行了說(shuō)明，但這些實(shí)施方式是作為示例進(jìn)行提示，并不意圖限定發(fā)明的范圍。這些新穎的實(shí)施方式能夠以其他各種形態(tài)實(shí)施，能在不脫離發(fā)明主旨的范圍內(nèi)進(jìn)行各種省略、替換、變更。例如，也可將一實(shí)施方式的構(gòu)成要素替換或變更為另一實(shí)施方式的構(gòu)成要素。這些實(shí)施方式或其變化包含在發(fā)明的范圍或主旨，并且包含在權(quán)利要求書所記載的發(fā)明及其均等的范圍內(nèi)。
[0125][符號(hào)的說(shuō)明]
[0126]10 η+型陰極區(qū)域(SiC襯底)
[0127]12 η型漂移層(SiC層)
[0128]14 ρ型第一陽(yáng)極區(qū)域(第一 SiC區(qū)域)
[0129]18 ρ+型第二陽(yáng)極區(qū)域(第二 SiC區(qū)域)
[0130]20硅化物層
[0131]24陽(yáng)極電極(第一電極)
[0132]26陰極電極(第二電極)
[0133]40第二側(cè)壁(絕緣膜)
[0134]100 MPS (半導(dǎo)體裝置)
[0135]200 MPS (半導(dǎo)體裝置)
[0136]300 MPS (半導(dǎo)體裝置)
[0137]400 MPS (半導(dǎo)體裝置)
【主權(quán)項(xiàng)】
1.一種半導(dǎo)體裝置，其特征在于具備: η型SiC襯底; η型SiC層，設(shè)置在所述SiC襯底上，具有第一表面，且η型雜質(zhì)濃度比所述SiC襯底低； 多個(gè)P型第一 SiC區(qū)域，設(shè)置在所述SiC層的所述第一表面； 多個(gè)P型第二 SiC區(qū)域，設(shè)置在所述第一 SiC區(qū)域的各者之中，且P型雜質(zhì)濃度比所述第一 SiC區(qū)域高； 多個(gè)硅化物層，設(shè)置在所述第二 SiC區(qū)域的各者之上，在所述第二 SiC區(qū)域的相反側(cè)具有第二表面，且所述SiC襯底到所述第二表面的距離與所述SiC襯底到所述第一表面的距離的差量為0.2 μ??以下； 第一電極，與所述SiC層及所述硅化物層相接地設(shè)置；以及 第二電極，與所述SiC襯底相接地設(shè)置。2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于進(jìn)而具備設(shè)置在所述硅化物層的側(cè)面與所述第一 SiC區(qū)域之間的絕緣膜。3.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于所述差量為-0.1 μπι以上且0.1 μm以下。4.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于所述硅化物層為硅化鎳層。5.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于所述絕緣膜為氧化硅膜。6.一種半導(dǎo)體裝置，其特征在于具備: η型SiC襯底; η型SiC層，設(shè)置在所述SiC襯底上，具有第一表面，且η型雜質(zhì)濃度比所述SiC襯底低； P型第一 SiC區(qū)域，設(shè)置在所述SiC層的所述第一表面； 多個(gè)P型第二 SiC區(qū)域，設(shè)置在所述第一 SiC區(qū)域內(nèi)，且P型雜質(zhì)濃度比所述第一 SiC區(qū)域尚; 多個(gè)硅化物層，設(shè)置在所述第二 SiC區(qū)域的各者之上，且在所述第二 SiC區(qū)域的相反側(cè)具有第二表面； 第一電極，與所述SiC層及所述硅化物層相接地設(shè)置；以及 第二電極，與所述SiC襯底相接地設(shè)置。7.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置，其特征在于所述SiC襯底到所述第二表面的距離與所述SiC襯底到所述第一表面的距離的差量為0.2 μπι以下。8.根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置，其特征在于所述差量為-0.1 μ m以上且0.1 μ m以下。9.根據(jù)權(quán)利要求6至8中任一項(xiàng)所述的半導(dǎo)體裝置，其特征在于所述硅化物層為硅化鎳層。10.一種半導(dǎo)體裝置，其特征在于具備: η型SiC襯底; η型SiC層，設(shè)置在所述SiC襯底上，具有第一表面，且η型雜質(zhì)濃度比所述SiC襯底低； P型第一 SiC區(qū)域，設(shè)置在所述SiC層的所述第一表面； P型第二 SiC區(qū)域，設(shè)置在所述第一 SiC區(qū)域內(nèi)，且P型雜質(zhì)濃度比所述第一 SiC區(qū)域尚; 多個(gè)硅化物層，設(shè)置在所述第二 SiC區(qū)域上，且在所述第二 SiC區(qū)域的相反側(cè)具有第二表面； 第一電極，與所述SiC層及所述硅化物層相接地設(shè)置；以及 第二電極，與所述SiC襯底相接地設(shè)置。11.根據(jù)權(quán)利要求10所述的半導(dǎo)體裝置，其特征在于所述SiC襯底到所述第二表面的距離與所述SiC襯底到所述第一表面的距離的差量為0.2 μπι以下。12.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置，其特征在于所述差量為-0.1 μπι以上且0.1 μm以下。13.根據(jù)權(quán)利要求10至12中任一項(xiàng)所述的半導(dǎo)體裝置，其特征在于所述硅化物層為硅化鎳層。14.一種半導(dǎo)體裝置的制造方法，其特征在于: 在η型SiC層上形成第一掩膜材； 對(duì)所述第一掩膜材進(jìn)行蝕刻而形成開口部； 以所述第一掩膜材為掩膜進(jìn)行向所述SiC層內(nèi)注入P型雜質(zhì)的第一離子注入； 在所述第一掩膜材上形成膜厚未達(dá)所述開口部的寬度的一半的第二掩膜材； 對(duì)所述第二掩膜材進(jìn)行蝕刻而在所述開口部的側(cè)面形成側(cè)壁； 以所述第一掩膜材及所述側(cè)壁為掩膜對(duì)所述SiC層進(jìn)行蝕刻而形成溝槽； 以所述第一掩膜材及所述側(cè)壁為掩膜進(jìn)行向所述SiC層內(nèi)注入P型雜質(zhì)的第二離子注入； 在所述SiC層上形成第一金屬膜； 通過(guò)熱處理使所述第一金屬膜與所述SiC層進(jìn)行反應(yīng)而形成硅化物層； 將未反應(yīng)的所述第一金屬膜去除； 將所述第一掩膜材及所述側(cè)壁去除；並且 在所述SiC層及所述硅化物層上形成第二金屬膜。15.根據(jù)權(quán)利要求14所述的半導(dǎo)體裝置的制造方法，其特征在于所述金屬膜為鎳膜。16.一種半導(dǎo)體裝置的制造方法，其特征在于: 在η型SiC層上形成第一掩膜材； 對(duì)所述第一掩膜材進(jìn)行蝕刻而形成開口部； 以所述第一掩膜材為掩膜對(duì)所述SiC層進(jìn)行蝕刻而形成溝槽； 以所述第一掩膜材為掩膜進(jìn)行向所述SiC層內(nèi)注入P型雜質(zhì)的第一離子注入； 在所述第一掩膜材上形成膜厚未達(dá)所述開口部的寬度的一半的第二掩膜材； 對(duì)所述第二掩膜材進(jìn)行蝕刻而在所述開口部的側(cè)面形成第一側(cè)壁； 以所述第一掩膜材及所述第一側(cè)壁為掩膜進(jìn)行向所述SiC層內(nèi)注入P型雜質(zhì)的第二離子注入； 在所述SiC層上形成第一金屬膜； 通過(guò)熱處理使所述第一金屬膜與所述SiC層進(jìn)行反應(yīng)而形成硅化物層； 將未反應(yīng)的所述第一金屬膜去除； 將所述第一掩膜材及所述第一側(cè)壁的一部分去除，而在所述溝槽的側(cè)面形成第二側(cè)壁；並且 在所述SiC層及所述硅化物層上形成第二金屬膜。17.根據(jù)權(quán)利要求16所述的半導(dǎo)體裝置的制造方法，其特征在于所述第一金屬膜為鎳膜。
【文檔編號(hào)】H01L29/06GK105990456SQ201510556172
【公開日】2016年10月5日
【申請(qǐng)日】2015年9月2日
【發(fā)明人】大田剛志, 堀陽(yáng), 堀陽(yáng)一, 山下敦子
【申請(qǐng)人】株式會(huì)社東芝