多芯片堆疊封裝結(jié)構(gòu)及其制造方法
【專(zhuān)利摘要】本發(fā)明是有關(guān)于一種多芯片堆疊封裝結(jié)構(gòu)及其制造方法，該多芯片封裝結(jié)構(gòu)包括：一基板，包括多個(gè)電性連接墊；一第一芯片，其一下表面黏貼于該基板上；一第二芯片，是以交叉錯(cuò)位方式黏貼于該第一芯片的一上表面上；一間隔件，是以與該第二芯片交叉錯(cuò)位方式設(shè)置于第二芯片的一上表面上；以及一第三芯片，是以與該間隔件交叉錯(cuò)位方式設(shè)置于該間隔件的一上表面上，使得該第三芯片的一端與該間隔件的一端形成一第一間距。由此，改變打線受力點(diǎn)的位置，以降低打線時(shí)芯片斷裂的風(fēng)險(xiǎn)。
【專(zhuān)利說(shuō)明】
多芯片堆疊封裝結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域
[0001]本發(fā)明是關(guān)于一種半導(dǎo)體芯片封裝結(jié)構(gòu)及其制造方法，尤指一種適用于多芯片堆疊封裝結(jié)構(gòu)及其制造方法。
【背景技術(shù)】
[0002]多芯片封裝結(jié)構(gòu)(Mult1-chip package，MCP)是將多個(gè)半導(dǎo)體芯片整合在單一封裝結(jié)構(gòu)中，可提高電子元件的密度，縮短電子元件間的電性連接路徑，此種封裝體不僅可減少多個(gè)芯片使用上所占用的體積，更可提高整體的性能。
[0003]已知多芯片封裝結(jié)構(gòu)是將多個(gè)芯片垂直對(duì)齊堆疊、交叉錯(cuò)位堆疊或階梯狀堆疊，接著通過(guò)打線與基板電性連接。多個(gè)半導(dǎo)體芯片堆疊封裝技術(shù)中，多個(gè)相同尺寸芯片的堆疊封裝技術(shù)是常見(jiàn)的封裝技術(shù)。
[0004]在已知技術(shù)中，請(qǐng)參閱圖1是已知的堆疊式多芯片封裝結(jié)構(gòu)的剖面示意圖，其第一芯片13的下表面黏貼于基板11上，第二芯片14的下表面則以交叉錯(cuò)位方式黏貼于第一芯片13的上表面上;第三芯片15的下表面以交叉錯(cuò)位方式黏貼于第二芯片14上，而第四芯片16的下表面則以交叉錯(cuò)位方式黏貼于第三芯片15的上表面上。此外，每一芯片的上表面上的焊墊皆有多條導(dǎo)線分別對(duì)應(yīng)電連接于基板10上的多個(gè)電性連接墊12。此外，所述芯片相互間皆是通過(guò)一黏晶膠17黏貼。由于該第三芯片15與第二芯片14的堆疊處產(chǎn)生了一空間，因此，在打線時(shí)由于芯片支撐力不夠，而產(chǎn)生芯片破裂的問(wèn)題。因此，為了滿(mǎn)足打線所需受力，需增厚第三芯片15的厚度以避免芯片受損。
[0005]另一已知技術(shù)中，如中國(guó)臺(tái)灣專(zhuān)利公開(kāi)號(hào)第201222737A1號(hào)，是揭示一種半導(dǎo)體晶粒封裝，該半導(dǎo)體封裝的一實(shí)例包含與一第二半導(dǎo)體晶粒群組穿插的一第一半導(dǎo)體晶粒群組。來(lái)自該第一及第二群組的晶粒沿一第一軸線彼此偏移，且沿與該第一軸線正交的一第二軸線相對(duì)于彼此交錯(cuò)。該半導(dǎo)體封裝的一第二實(shí)例包含一形狀不規(guī)則的邊緣及一自該封裝中的最下部半導(dǎo)體晶粒上方的一半導(dǎo)體晶粒至該基板的線接合。
[0006]然而，如圖1所示，此種堆疊式多芯片封裝結(jié)構(gòu)I需增加芯片厚度以避免芯片受損，然而，在增加芯片厚度時(shí)，亦增加材料制備的復(fù)雜度，因而產(chǎn)生不易掌握芯片的厚度的問(wèn)題。此外，在另一已知技術(shù)中，通過(guò)打線方式將芯片電性連接于基板，但經(jīng)由打線方式來(lái)電性連接容易造成芯片破裂。因此，目前亟需要一種多芯片堆疊封裝結(jié)構(gòu)及其制造方法，通過(guò)改變打線位置以提供較佳支撐，以及提供不經(jīng)打線之間隔件，以避免芯片受損，以及提供相同厚度的芯片以簡(jiǎn)化工藝步驟并控制制造成本。

【發(fā)明內(nèi)容】

[0007]本發(fā)明的主要目的是在提供一種堆疊式多芯片封裝結(jié)構(gòu)，能利用芯片與間隔件交叉錯(cuò)位的堆疊方式，通過(guò)改變打線位置，因而，可降低打線時(shí)芯片斷裂的風(fēng)險(xiǎn)，并且達(dá)到輕薄短小的需求。
[0008]為達(dá)成上述目的，本發(fā)明提供一種多芯片堆疊封裝結(jié)構(gòu)，包括:一基板，可包括多個(gè)電性連接墊;一第一芯片，包括有一第一焊墊的一上表面及相對(duì)的一下表面，該第一芯片的該下表面黏貼于該基板上；一第二芯片，包括有一第二焊墊的一上表面及相對(duì)的一下表面，該第二芯片的該下表面可以交叉錯(cuò)位方式黏貼于該第一芯片的該上表面;一間隔件，包括有一上表面及相對(duì)的一下表面，并且可以與該第二芯片交叉錯(cuò)位方式設(shè)置于該第二芯片上表面上；以及一第三芯片，包括有一第三焊墊的一上表面及相對(duì)的一下表面，并且可以與該間隔件交叉錯(cuò)位方式設(shè)置于該間隔件的上表面上，使得該第三芯片的一端與該間隔件的一端可形成一第一間距。
[0009]于本發(fā)明的多芯片堆疊封裝結(jié)構(gòu)中，可還包括一第四芯片，該第四芯片可包括有一第四焊墊的一上表面及相對(duì)的一下表面，該第四芯片可以交叉錯(cuò)位方式黏貼于該第三芯片的該上表面上。此外，于本發(fā)明的多芯片堆疊封裝結(jié)構(gòu)中，該第三焊墊可緊鄰于該第四芯片而設(shè)置以提供最佳的支撐，進(jìn)而避免芯片破裂。
[0010]于本發(fā)明的多芯片堆疊封裝結(jié)構(gòu)中，可還包括多條導(dǎo)線，用于將所述電性連接墊與該第一焊墊、第二焊墊、第三焊墊及第四焊墊電性連接，或?qū)⑺龊笁|彼此電性連接，以輸入或輸出信號(hào)。于本發(fā)明的多芯片堆疊封裝結(jié)構(gòu)中，該間隔件不與導(dǎo)線鏈接，因此該間隔件不會(huì)因?yàn)榇蚓€而破裂。
[0011]于本發(fā)明的多芯片堆疊封裝結(jié)構(gòu)中，該第四芯片的一端與該間隔件的一端可形成一第二間距;其中，該第二間距的距離與第一間距的距離可依據(jù)使用者需求而任意變化，在本發(fā)明一態(tài)樣中，該第二間距的距離可為該第一間距的距離的兩倍，但本發(fā)明并未局限于此。于本發(fā)明的多芯片堆疊封裝結(jié)構(gòu)中，將該第一間距的距離、第二間距的距離與該芯片的寬度相加所獲得的數(shù)值需小于該基板的長(zhǎng)度，以利于封裝該多芯片堆疊封裝結(jié)構(gòu)。
[0012]于本發(fā)明的多芯片堆疊封裝結(jié)構(gòu)中，所堆疊的芯片數(shù)量及間隔件的數(shù)量可依據(jù)使用者需求而任意變化，在本發(fā)明一態(tài)樣中，所堆疊的芯片數(shù)量為4且間隔件數(shù)量為I，此外，該間隔件堆疊的位置較佳為所述芯片中間，以提供較佳的支撐避免芯片破裂。
[0013]于本發(fā)明的多芯片堆疊封裝結(jié)構(gòu)中，該第一芯片、該第二芯片、該第三芯片及該第四芯片可通過(guò)一黏膠層彼此黏貼，此外，該第一芯片的下表面可通過(guò)一黏晶膠黏貼于該基板上;本發(fā)明的該黏膠層或該黏晶膠可為一薄膜覆蓋導(dǎo)線膠層(Film On Wier Tape)或其他等效結(jié)構(gòu)的黏膠層;在本發(fā)明一態(tài)樣中，該黏晶膠可為薄膜覆蓋導(dǎo)線膠層。
[0014]除此之外，本發(fā)明另一目的是提供一種多芯片堆疊封裝結(jié)構(gòu)的制造方法，包括:提供一基板，該基板可具有多個(gè)電性連接墊;設(shè)置第一芯片于該基板上，該第一芯片可包括有一第一焊墊的一上表面及相對(duì)的一下表面，該第一芯片的該下表面黏貼于該基板;設(shè)置一第二芯片于該第一芯片上，該第二芯片可包括有一第二焊墊的一上表面及相對(duì)的一下表面，該第二芯片的該下表面可以交叉錯(cuò)位方式黏貼于該第一芯片的該上表面;設(shè)置一間隔件于該第二芯片上，該間隔件可包括有一上表面及相對(duì)的一下表面，并且以與該第二芯片交叉錯(cuò)位方式設(shè)置于該第二晶面的上表面上；以及設(shè)置一第三芯片于該間隔件上，該第三芯片可包括有一第三焊墊的一上表面及相對(duì)的一下表面，該第三芯片的該下表面設(shè)置于該間隔件的上表面上，使得該第三芯片的一端與該間隔件的一端形成一第一間距。
[0015]于本發(fā)明的多芯片堆疊封裝結(jié)構(gòu)的制造方法中，可還包括設(shè)置一第四芯片于該第三芯片上，該第四芯片可包括有一第四焊墊的一上表面及相對(duì)的一下表面，該第四芯片可以交叉錯(cuò)位方式黏貼于該第三芯片的該上表面上。于本發(fā)明的多芯片堆疊封裝結(jié)構(gòu)的制造方法中，該第三焊墊是緊鄰于該第四芯片而設(shè)置以提供最佳的支撐，進(jìn)而避免芯片破裂。。
[0016]于本發(fā)明的多芯片堆疊封裝結(jié)構(gòu)的制造方法中，可還包括形成多條導(dǎo)線，所述導(dǎo)線將所述電性連接墊與該第一焊墊、該第二焊墊、該第三焊墊及該第四焊墊電性連接，或?qū)⑺龊笁|彼此電性連接。于本發(fā)明的多芯片堆疊封裝結(jié)構(gòu)的制造方法中，該間隔件不與導(dǎo)線鏈接，因此該間隔件不會(huì)因?yàn)榇蚓€而破裂。
[0017]于本發(fā)明的多芯片堆疊封裝結(jié)構(gòu)的制造方法中，該第四芯片的一端與該間隔件的一端可形成一第二間距;其中，該第二間距的距離與第一間距的距離可依據(jù)使用者需求而任意變化，在本發(fā)明一態(tài)樣中，該第二間距的距離可為該第一間距的距離的兩倍，但本發(fā)明并未局限于此。
[0018]于本發(fā)明的多芯片堆疊封裝結(jié)構(gòu)的制造方法中，該第一芯片、該第二芯片、該第三芯片及該第四芯片可通過(guò)一黏膠層彼此黏貼，此外，該第一芯片的下表面可通過(guò)一黏晶膠黏貼于該基板上。本發(fā)明的該黏膠層或該黏晶膠可為一薄膜覆蓋導(dǎo)線膠層或其他等效結(jié)構(gòu)的黏膠層;在本發(fā)明一態(tài)樣中，該黏晶膠可為薄膜覆蓋導(dǎo)線膠層。
[0019]是以，本發(fā)明的功效在于改變打線位置以提供較佳支撐，進(jìn)而避免芯片破裂，并且提供相同厚度的芯片以簡(jiǎn)化芯片工藝。綜上所述，本發(fā)明的特征為在多個(gè)芯片中具有至少一間隔件，可提供所述芯片較佳的支撐點(diǎn)，且該間隔件不具有導(dǎo)線鏈接，可避免因打線而造成芯片破裂。
【附圖說(shuō)明】
[0020]為進(jìn)一步說(shuō)明本發(fā)明的技術(shù)內(nèi)容，以下結(jié)合實(shí)施例及附圖詳細(xì)說(shuō)明如后，其中:
[0021]圖1為已知的堆疊式多芯片封裝結(jié)構(gòu)的剖面示意圖。
[0022]圖2為本發(fā)明實(shí)施例1的堆疊式多芯片封裝結(jié)構(gòu)的剖面示意圖。
[0023]圖3為本發(fā)明實(shí)施例1的打線受力點(diǎn)與先前技術(shù)打線受力點(diǎn)的剖面示意圖。
[0024]圖4為本發(fā)明實(shí)施例2的多芯片堆疊封裝結(jié)構(gòu)的制造方法的流程圖。
【具體實(shí)施方式】
[0025]以下是通過(guò)具體實(shí)施例說(shuō)明本發(fā)明的實(shí)施方式，熟習(xí)此技術(shù)的人士可由本說(shuō)明書(shū)所揭示的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。此外，本發(fā)明亦可通過(guò)其他不同具體實(shí)施例加以施行或應(yīng)用，在不悖離本發(fā)明的精神下進(jìn)行各種修飾與變更。
[0026]實(shí)施例1
[0027]請(qǐng)參照?qǐng)D2所示，是本發(fā)明實(shí)施例1的剖面示意圖。于本發(fā)明的多芯片堆疊封裝結(jié)構(gòu)2中，包括:一基板10，包括多個(gè)電性連接墊101;—第一芯片20，包括有一第一焊墊201的一上表面及相對(duì)的一下表面，該第一芯片20的該下表面黏貼于該基板10上;一第二芯片30，包括有一第二焊墊301的一上表面及相對(duì)的一下表面，該第二芯片30的該下表面以交叉錯(cuò)位方式黏貼于該第一芯片20的該上表面;一間隔件40，包括有一上表面及相對(duì)的一下表面，并且以與該第二芯片30交叉錯(cuò)位方式設(shè)置于該第二芯片30的上表面上；以及一第三芯片50，包括有一第三焊墊501的一上表面及相對(duì)的一下表面，并且以與該間隔件40交叉錯(cuò)位方式設(shè)置于該間隔件40的上表面上，使得該第三芯片50的一端與該間隔件40的一端形成一第一間距。其次，本發(fā)明的多芯片堆疊封裝結(jié)構(gòu)2還包括一第四芯片60，該第四芯片60包括有一第四焊墊601的一上表面及相對(duì)的一下表面，該第四芯片60以交叉錯(cuò)位方式黏貼于該第三芯片50的該上表面上;此外，該第三焊墊501是緊鄰于該第四芯片60而設(shè)置以提供較佳支撐點(diǎn)，以避免第三芯片50破裂。接著，通過(guò)導(dǎo)線70將所述電性連接墊101與該第一焊墊201、第二焊墊301、第三焊墊501及第四焊墊601電性連接，并將所述焊墊彼此電性連接，以輸入或輸出信號(hào)。再者，該第四芯片60的一端與該間隔件40的一端形成一第二間距;且該第二間距的距離為該第二間距的距離的兩倍。
[0028]請(qǐng)參照?qǐng)D3所示，是本發(fā)明實(shí)施例1的打線受力點(diǎn)與先前技術(shù)打線受力點(diǎn)的剖面示意圖。如圖3所示，該第三芯片50的一端與該間隔件40的一端形成一第一間距(X)，以及該第四芯片60的一端與該間隔件40的一端形成一第二間距(2X)，此外，該第一芯片20的一端與該第二芯片30的一端形成該第二間距(2X)。在圖3中，原打線受力點(diǎn)A與本發(fā)明的打線受力點(diǎn)B相比，本發(fā)明的受力點(diǎn)B較接近第三芯片50而受力點(diǎn)A較遠(yuǎn)離第三芯片50。由于原打線受力點(diǎn)A下方并無(wú)較好的支撐，因此在打線時(shí)，容易造成芯片破裂，因而需要較厚的芯片以滿(mǎn)足打線所需受力，進(jìn)而避免芯片受損，然而，制造出較厚的芯片在材料備制上將增加工藝的復(fù)雜度，因此，在理想厚度(即芯片及間隔件具有相同厚度)前提下，改變打線位置(如，受力點(diǎn)B)并增加間隔件的設(shè)置可提供較佳的支撐，進(jìn)而避免芯片受損。請(qǐng)參照?qǐng)D3，受力點(diǎn)A與受力點(diǎn)B具有相同支點(diǎn)，然而由于受力點(diǎn)A與受力點(diǎn)B的施力點(diǎn)位置不同，因此會(huì)產(chǎn)生不同的力矩，由圖3可知在受力點(diǎn)B具有較佳支撐，進(jìn)而避免第三芯片50因打線而破裂。
[0029]實(shí)施例2
[0030]請(qǐng)參照?qǐng)D4所示，是本發(fā)明實(shí)施例2的多芯片堆疊封裝結(jié)構(gòu)的制造方法的流程圖。首先，如步驟401所示，提供一基板，該基板可有多個(gè)電性連接墊。其次，如步驟402所示，設(shè)置第一芯片，將第一芯片設(shè)置于該基板上，該第一芯片包括有一第一焊墊的一上表面及相對(duì)的一下表面，該第一芯片的該下表面黏貼于該基板。再者，如步驟403所示，設(shè)置第二芯片，將該第二芯片設(shè)置于該第一芯片上，該第二芯片包括有一第二焊墊的一上表面及相對(duì)的一下表面，該第二芯片的該下表面以交叉錯(cuò)位方式黏貼于該第一芯片的該上表面。接著，如步驟404所示，設(shè)置間隔件，將該間隔件設(shè)置于該第二芯片上，該間隔件包括有一上表面及相對(duì)的一下表面，并且以與該第二芯片交叉錯(cuò)位方式設(shè)置于該第二芯片的該上表面上。接著，如步驟405所示，設(shè)置第三芯片，將第三芯片設(shè)置于該間隔件上，該第三芯片包括有一第三焊墊的一上表面及相對(duì)的一下表面，該第三芯片的該下表面設(shè)置于該間隔件上表面上，使得該第三芯片的一端與該間隔件的一端形成一第一間距。如步驟406所示，設(shè)置第四芯片，將第四芯片設(shè)置于該第三芯片上，該第四芯片包括有一第四焊墊的一上表面及相對(duì)的一下表面，該第四芯片以交叉錯(cuò)位方式黏貼于該第三芯片的該上表面上，且該第三焊墊是緊鄰于該第四芯片而設(shè)置，以提供較佳支撐避免第三芯片破裂。在步驟401與步驟402之間，通過(guò)黏貼黏晶膠使第一芯片黏貼于基板上;在步驟402、步驟403、步驟404、步驟405以及步驟406之間，通過(guò)黏貼黏膠層使第一芯片、第二芯片、第三芯片以及第四芯片彼此黏貼。最后，如步驟407所示，提供導(dǎo)線，將所述電性連接墊與該第一焊墊、第二焊墊、第三焊墊及第四焊墊電性連接，并將所述焊墊彼此電性連接，以輸入或輸出信號(hào)。
[0031]在本發(fā)明的多芯片堆疊封裝結(jié)構(gòu)中，通過(guò)改變打線位置以提供較佳支撐，以及提供不經(jīng)打線之間隔件以避免芯片受損，再者提供相同厚度的芯片以簡(jiǎn)化工藝步驟并控制制造成本。本發(fā)明可以堆疊復(fù)數(shù)芯片，可將不同功能的芯片整合在單一封裝結(jié)構(gòu)中，不僅可減少多個(gè)芯片使用上所占用的體積，更可提高整體的性能。
[0032]上述實(shí)施例僅是為了方便說(shuō)明而舉例而已，本發(fā)明所主張的權(quán)利范圍自應(yīng)以權(quán)利要求范圍所述為準(zhǔn)，而非僅限于上述實(shí)施例。
【主權(quán)項(xiàng)】
1.一種多芯片堆疊封裝結(jié)構(gòu)，包括: 一基板，包括多個(gè)電性連接墊； 一第一芯片，包括有一第一焊墊的一上表面及相對(duì)的一下表面，該第一芯片的該下表面黏貼于該基板上； 一第二芯片，包括有一第二焊墊的一上表面及相對(duì)的一下表面，該第二芯片的該下表面以交叉錯(cuò)位方式黏貼于該第一芯片的該上表面； 一間隔件，包括有一上表面及相對(duì)的一下表面，并且以與該第二芯片交叉錯(cuò)位方式設(shè)置于其上；以及 一第三芯片，包括有一第三焊墊的一上表面及相對(duì)的一下表面，該第三芯片的該下表面設(shè)置于該間隔件上，使得該第三芯片的一端與該間隔件的一端形成一第一間距。2.如權(quán)利要求1所述的多芯片堆疊封裝結(jié)構(gòu)，還包括一第四芯片，該第四芯片包括有一第四焊墊的一上表面及相對(duì)的一下表面，該第四芯片以交叉錯(cuò)位方式黏貼于該第三芯片的該上表面上。3.如權(quán)利要求2所述的多芯片堆疊封裝結(jié)構(gòu)，其中，該第三焊墊緊鄰于該第四芯片而設(shè)置。4.如權(quán)利要求2所述的多芯片堆疊封裝結(jié)構(gòu)，還包括多條導(dǎo)線，用于將所述電性連接墊與該第一焊墊、該第二焊墊、該第三焊墊及該第四焊墊電性連接，或?qū)⑺龊笁|彼此電性連接。5.如權(quán)利要求2所述的多芯片堆疊封裝結(jié)構(gòu)，其中，該第四芯片的一端與該間隔件的一端形成一第二間距。6.如權(quán)利要求5所述的多芯片堆疊封裝結(jié)構(gòu)，其中，該第二間距的距離為該第一間距的距離的兩倍。7.如權(quán)利要求2所述的多芯片堆疊封裝結(jié)構(gòu)，其中，該第一芯片、該第二芯片、該第三芯片及該第四芯片通過(guò)一黏膠層彼此黏貼。8.—種多芯片堆疊封裝結(jié)構(gòu)的制造方法，包括: 提供一基板，該基板具有多個(gè)電性連接墊； 設(shè)置第一芯片于該基板上，該第一芯片包括有一第一焊墊的一上表面及相對(duì)的一下表面，該第一芯片的該下表面黏貼于該基板； 設(shè)置一第二芯片于該第一芯片上，該第二芯片包括有一第二焊墊的一上表面及相對(duì)的一下表面，該第二芯片的該下表面以交叉錯(cuò)位方式黏貼于該第一芯片的該上表面； 設(shè)置一間隔件于該第二芯片上，該間隔件包括有一上表面及相對(duì)的一下表面，并且以與該第二芯片交叉錯(cuò)位方式設(shè)置于其上；以及 設(shè)置一第三芯片于該間隔件上，該第三芯片包括有一第三焊墊的一上表面及相對(duì)的一下表面，該第三芯片的該下表面設(shè)置于該間隔件上，使得該第三芯片的一端與該間隔件的一端形成一第一間距。9.如權(quán)利要求8所述的多芯片堆疊封裝結(jié)構(gòu)的制造方法，還包括設(shè)置一第四芯片于該第三芯片上，該第四芯片包括有一第四焊墊的一上表面及相對(duì)的一下表面，該第四芯片以交叉錯(cuò)位方式黏貼于該第三芯片的該上表面上。10.如權(quán)利要求9所述的多芯片堆疊封裝結(jié)構(gòu)的制造方法，其中，該第三焊墊緊鄰于該第四芯片而設(shè)置。11.如權(quán)利要求9所述的多芯片堆疊封裝結(jié)構(gòu)的制造方法，還包括形成多條導(dǎo)線，所述導(dǎo)線將所述電性連接墊與該第一焊墊、該第二焊墊、該第三焊墊及該第四焊墊電性連接，或?qū)⑺龊笁|彼此電性連接。12.如權(quán)利要求9所述的多芯片堆疊封裝結(jié)構(gòu)的制造方法，其中，該第四芯片的一端與該間隔件的一端形成一第二間距。13.如權(quán)利要求12所述的多芯片堆疊封裝結(jié)構(gòu)的制造方法，該第二間距的距離為該第一間距的距離的兩倍。14.如權(quán)利要求9所述的多芯片堆疊封裝結(jié)構(gòu)的制造方法，其中，該第一芯片、該第二芯片、該第三芯片及該第四芯片通過(guò)一黏膠層彼此黏貼。15.如權(quán)利要求8所述的多芯片堆疊封裝結(jié)構(gòu)的制造方法，其中，該第一芯片的下表面通過(guò)一黏晶膠黏貼于該基板上。
【文檔編號(hào)】H01L21/60GK105895624SQ201610037319
【公開(kāi)日】2016年8月24日
【申請(qǐng)日】2016年1月20日
【發(fā)明人】林殿方
【申請(qǐng)人】東琳精密股份有限公司