碳化硅半導體裝置，碳化硅半導體裝置的制造方法以及碳化硅半導體裝置的設計方法
【技術領域】
[0001]本發(fā)明涉及一種使用碳化硅的碳化硅半導體裝置，碳化硅半導體裝置的制造方法以及碳化硅半導體裝置的設計方法。
【背景技術】
[0002]以往，已知使用硅(Si I i con)的溝槽(Trench)型S1-MOSFET等的半導體裝置。在日本特開平06-132539號公報中，公開一種具有縱型絕緣柵(Gate)型場效應晶體管的半導體裝置，包括:第一導電型半導體基板，被設置在該半導體基板主表面的具有低雜質濃度的第一導電型第一半導體層，被設置在該第一半導體層的上表面的第二導電型半導體層，被設置在該第二半導體層的表層部的一部分中的第一導電型第三半導體層，形成在被設為從該第三半導體層的中央部表面穿過第二半導體層的一部分直到第一半導體層的大致呈U字狀截面的柵極溝槽的內壁面中的柵極氧化膜，被設為在該柵極氧化膜上將溝填埋的柵極電極，被設為覆蓋在該柵極電極上以及第二半導體層的露出表面上的絕緣層，被設置在該絕緣膜上且與柵極電極相接觸(Contact)的柵極配線，被設置在絕緣膜上且經由接觸孔(Contact Hole)從而與第三半導體層相接觸的源極(Source)電極，以及被設置在半導體基板背面的漏極(Drain)電極。在該日本特開平06-132539號公報中，公開了將柵極溝槽(GateTrench)設置為環(huán)(Ring)狀的結構。
[0003]然而，在使用碳化硅的S1-MOSFET等的半導體裝置中，由于絕緣擊穿電壓高，在只有柵極溝槽的情況下外加到柵極氧化膜的電場過于集中，導致存在氧化膜損壞的可能性。
[0004]因此，在尋求一種在柵極溝槽2O的水平方向的整個周圍設置保護溝槽(Protect1n Trench) 10從而防止電場外加到柵極溝槽20的方法。然而，在采用這樣的保護溝槽10的情況下，必須要將從柵極溝槽20的上方通往襯墊(Gate Pad)的多晶硅(Polysilicon)等的導電構件81的配線設置為穿過保護溝槽10(參照圖7)。因此，必須要將氧化物等的絕緣材料埋入保護溝槽10的指定的地方(在圖7所示的形態(tài)中用“箭頭”指出的地方)，且必須使導電構件的配線在該絕緣材料上穿過，導致存在制造工序增加的缺點。
【發(fā)明內容】
[0005]鑒于以上情況，本發(fā)明提供一種不會特別增加制造工序，且能夠以保護溝槽將柵極溝槽的周圍包圍住從而防止電場外加到柵極溝槽中的碳化硅半導體裝置，碳化硅半導體裝置的制造方法以及碳化硅半導體裝置的設計方法。
[0006]本發(fā)明的碳化硅半導體裝置包括:
[0007]第一導電型碳化硅層，
[0008]被形成在所述第一導電型碳化硅層上的第二導電型碳化硅層，
[0009]被形成在從所述第二導電型碳化硅層的表面直到到達所述第一導電型碳化硅層的深度處的柵極溝槽，
[0010]在所述柵極溝槽內經由絕緣膜從而被設置的柵極電極，
[0011]被形成在從所述第二導電型碳化硅層的表面直到比所述柵極溝槽更深的深度處的保護溝槽，
[0012]以及被設置在所述保護溝槽內的第一導電構件，
[0013]在水平方向上，包含所述柵極溝槽，以及將所述柵極溝槽的僅一部分在水平方向上包圍的所述保護溝槽這兩者的區(qū)域成為單元區(qū)域，
[0014]在水平方向上，包含所述保護溝槽，且設置有柵極襯墊或者與該柵極襯墊相連接的布置電極的區(qū)域成為柵極區(qū)域，
[0015]在所述單元區(qū)域的所述柵極溝槽的上方以及所述柵極區(qū)域中設有第二導電構件，
[0016]所述第二導電構件被設置為經過所述單元區(qū)域中不設有所述保護溝槽的地方，從所述單元區(qū)域的所述柵極溝槽的上方起延展到所述柵極區(qū)域。
[0017]在本發(fā)明的碳化硅半導體裝置中，
[0018]被包含在所述單元區(qū)域中的所述保護溝槽具有一對在水平方向上直線延伸的所述單元區(qū)域直線溝槽和在水平方向上彎曲的單元區(qū)域曲線溝槽，
[0019]在所述一對單元區(qū)域直線溝槽的一端設有所述單元區(qū)域曲線溝槽，
[0020]在所述一對所述單元區(qū)域直線溝槽的水平方向之間設有所述柵極溝槽，
[0021]所述第二導電構件被設置為經過所述一對單元區(qū)域直線溝槽的另一端側的上方，從所述單元區(qū)域的所述柵極溝槽的上方起延展到所述柵極區(qū)域亦可。
[0022]在本發(fā)明的碳化硅半導體裝置中，
[0023]所述柵極溝槽在水平方向上直線延伸。
[0024]所述柵極溝槽與所述單元區(qū)域直線溝槽在水平方向上呈平行延伸亦可。
[0025]在本發(fā)明的碳化硅半導體裝置中，
[0026]被包含在所述柵極區(qū)域中的所述保護溝槽具有在水平方向上彎曲的柵極區(qū)域曲線溝槽，
[0027]在所述一對單元區(qū)域溝槽的另一端側設有在水平方向上朝所述柵極溝槽側突出的所述柵極區(qū)域曲線溝槽亦可。
[0028]在本發(fā)明的碳化硅半導體裝置中，
[0029]還設有與朝所述柵極溝槽側突出的所述柵極區(qū)域曲線溝槽相鄰，且朝該柵極區(qū)域曲線溝槽側突出的所述柵極區(qū)域曲線溝槽亦可。
[0030]在本發(fā)明的碳化硅半導體裝置中，
[0031]所述保護溝槽不具有在水平方向上的端部亦可。
[0032]本發(fā)明的碳化硅半導體裝置的制造方法包括:
[0033]形成第一導電型碳化硅層的工序，
[0034]在所述第一導電型碳化硅層上形成第二導電型碳化硅層的工序，
[0035]在從所述第二導電型碳化硅層的表面直到到達所述第一導電型碳化硅層的深度處形成柵極溝槽的工序，
[0036]在從所述第二導電型碳化硅層的表面直到比所述柵極溝槽更深的深度處形成保護溝槽的工序，
[0037]在所述柵極溝槽內經由絕緣膜從而設置柵極電極的工序，
[0038]以及在所述保護溝槽內設置第一導電構件的工序，
[0039]在水平方向上，由包含所述柵極溝槽，以及將所述柵極溝槽的僅一部分在水平方向上包圍的所述保護溝槽這兩者的區(qū)域成為單元區(qū)域，
[0040]在水平方向上，由包含所述保護溝槽，且設置有柵極襯墊或者與該柵極襯墊相連接的布置電極的區(qū)域成為柵極區(qū)域，
[0041]在所述單元區(qū)域的所述柵極溝槽的一部分的上方以及所述柵極區(qū)域中設置第二導電構件，
[0042]將所述第二導電構件設置為經過所述單元區(qū)域中不設有所述保護溝槽的地方，從所述單元區(qū)域的所述柵極溝槽的上方起延展到所述柵極區(qū)域。
[0043]在本發(fā)明的碳化硅半導體裝置的設計方法中，
[0044]所述碳化硅半導體裝置包括:
[0045]第一導電型碳化娃層，
[0046]被形成在所述第一導電型碳化硅層上的第二導電型碳化硅層，
[0047]被形成在從所述第二導電型碳化硅層的表面直到到達所述第一導電型碳化硅層的深度處的柵極溝槽，
[0048]在所述柵極溝槽內被設置為經由絕緣膜的柵極電極，
[0049]被形成在從所述第二導電型碳化硅層的表面直到比所述柵極溝槽更深的深度處的保護溝槽，
[0050]以及被設置在所述保護溝槽內的第一導電構件，
[0051]在水平方向上，包含所述柵極溝槽，以及將所述柵極溝槽的僅一部分在水平方向上包圍的所述保護溝槽這兩者的區(qū)域成為單元區(qū)域，
[0052]在水平方向上，包含所述保護溝槽，且設置有柵極襯墊或者與該柵極襯墊相連接的布置電極的區(qū)域成為柵極區(qū)域，
[0053]在所述單元區(qū)域的所述柵極溝槽的上方以及所述柵極區(qū)域中設置第二導電構件，
[0054]所述第二導電構件被設計為經過所