一種半導(dǎo)體器件及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體制造領(lǐng)域，尤其涉及一種半導(dǎo)體器件及其制造方法。
【背景技術(shù)】
[0002]隨著器件的特征尺寸不斷減小，在進(jìn)入納米尺度尤其是22nm以下尺寸以后，臨近半導(dǎo)體物理器件的極限問(wèn)題接踵而來(lái)，如電容損耗、漏電流增大、噪聲提升、閂鎖效應(yīng)和短溝道效應(yīng)等，為了克服這些問(wèn)題，SOI (絕緣體上娃，Si 1 icon-On-1nsulator)技術(shù)應(yīng)運(yùn)而生。
[0003]SOI襯底分厚層和薄層S0I，薄層S0I器件的頂層硅的厚度小于柵下最大耗盡層的寬度，當(dāng)頂層娃的厚度變薄時(shí)，器件從部分耗盡(Partially Deplet1n)向全部耗盡(FullyDeplet1n)轉(zhuǎn)變，當(dāng)頂層??圭小于50nm時(shí)，為超薄SOI (Ultra thin S0I,UTS0I), SOI器件全部耗盡，全部耗盡的器件具有較大電流驅(qū)動(dòng)能力、陡直的亞閾值斜率、較小的短溝道、窄溝道效應(yīng)和完全消除Kink效應(yīng)等優(yōu)點(diǎn)，特別適用于高速、低壓、低功耗電路的應(yīng)用，超薄S0I成為22nm以下尺寸工藝的理想解決方案。
[0004]然而，目前S0I襯底的造價(jià)較高，且提供的S0I襯底的規(guī)格較為單一，無(wú)法根據(jù)器件的需要調(diào)整各層的厚度。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于克服現(xiàn)有技術(shù)中的不足，提供一種半導(dǎo)體器件及其制造方法，可利用體襯底實(shí)現(xiàn)SOI器件且易于形成背柵。
[0006]為實(shí)現(xiàn)上述目的，本發(fā)明的技術(shù)方案為:
[0007]一種半導(dǎo)體器件的制造方法，包括步驟:
[0008]提供半導(dǎo)體襯底；
[0009]在部分襯底上形成第一半導(dǎo)體層，在襯底及第一半導(dǎo)體層上形成第二半導(dǎo)體層，襯底上形成有第一隔離；
[0010]以第一半導(dǎo)體層之上的第二半導(dǎo)體層為有源區(qū)形成器件結(jié)構(gòu)；
[0011]在第一半導(dǎo)體層之上的第二半導(dǎo)體層中形成貫通的刻蝕孔；
[0012]通過(guò)刻蝕孔腐蝕去除第一半導(dǎo)體層，以形成空腔；
[0013]在空腔及刻蝕孔的內(nèi)表面上形成介質(zhì)層，并以導(dǎo)體層填充空腔及刻蝕孔，以分別形成背柵及連接孔；
[0014]在柵極兩側(cè)、第一隔離與背柵之間的襯底上形成器件結(jié)構(gòu)的第二隔離。
[0015]可選的，形成第一半導(dǎo)體層和第二半導(dǎo)體層的步驟具體包括:
[0016]在襯底上形成第一掩膜層，并刻蝕部分厚度的襯底；
[0017]進(jìn)行選擇性外延生長(zhǎng)，形成第一半導(dǎo)體層；
[0018]去除第一掩膜層；
[0019]進(jìn)行外延生長(zhǎng)，形成第二半導(dǎo)體層；
[0020]刻蝕第二半導(dǎo)體層及襯底，以形成第一溝槽；
[0021]填充第一溝槽，以形成第一隔離。
[0022]可選的，所述襯底為硅襯底，所述第一半導(dǎo)體層為Gejii x，其中0〈χ〈1，所述第二半導(dǎo)體層為石圭。
[0023]可選的，通過(guò)刻蝕孔腐蝕去除第一半導(dǎo)體層，以形成空腔的步驟具體包括:
[0024]采用HF、H202、CH3C00H和H20的刻蝕劑進(jìn)行腐蝕去除第一半導(dǎo)體層，以形成空腔。
[0025]可選的，在空腔及刻蝕孔的內(nèi)表面上形成介質(zhì)層，并以導(dǎo)體層填充空腔及刻蝕孔的步驟具體包括:
[0026]采用ALD工藝，在空腔以及刻蝕孔的內(nèi)表面上形成介質(zhì)層，并以導(dǎo)體層填充空腔及刻蝕孔。
[0027]可選的，所述介質(zhì)層為高k介質(zhì)材料。
[0028]可選的，在柵極兩側(cè)、第一隔離與背柵之間的襯底上形成器件結(jié)構(gòu)的第二隔離的步驟具體包括:
[0029]刻蝕第一隔離與背柵之間的襯底和部分與襯底相接的背柵及其上的結(jié)構(gòu)，形成第二溝槽；
[0030]進(jìn)行第二溝槽的填充，以形成第二隔離。
[0031]此外，本發(fā)明還提供了由上述方法形成的半導(dǎo)體器件，包括:
[0032]半導(dǎo)體襯底；
[0033]半導(dǎo)體襯底上的空腔以及其上的第二半導(dǎo)體層；
[0034]襯底上的間隔第二半導(dǎo)體層的第一隔離；
[0035]第二半導(dǎo)體層上的器件結(jié)構(gòu)；
[0036]貫穿第二半導(dǎo)體層至空腔的刻蝕孔；
[0037]在柵極兩側(cè)、第一隔離與空腔之間的襯底上的器件結(jié)構(gòu)的第二隔離；
[0038]其中，所述空腔和刻蝕孔的內(nèi)表面上形成有介質(zhì)層，空腔和刻蝕孔內(nèi)填充有互連的導(dǎo)體層。
[0039]可選的，所述介質(zhì)層為高k介質(zhì)材料。
[0040]可選的，所述導(dǎo)體層包括形成在刻蝕孔的介質(zhì)層之上以及填充空腔的第一導(dǎo)體層，以及形成在第一導(dǎo)體層之上的填充刻蝕孔的第二導(dǎo)體層。
[0041]本發(fā)明的半導(dǎo)體器件的制造方法，先由第一半導(dǎo)體層大致確定出有源區(qū)，并在其上的第二半導(dǎo)體層上形成器件，而后，通過(guò)第二半導(dǎo)體層中刻蝕出刻蝕孔來(lái)去除第一半導(dǎo)體層，并重新填充介質(zhì)層和導(dǎo)體層，可以通過(guò)體襯底實(shí)現(xiàn)SOI器件，第二半導(dǎo)體層的厚度實(shí)現(xiàn)溝道的控制，此外，通過(guò)在空腔及刻蝕孔中形成介質(zhì)層并填充導(dǎo)體層來(lái)作為背柵，實(shí)現(xiàn)對(duì)器件的閾值電壓進(jìn)行調(diào)節(jié)，工藝簡(jiǎn)單易行，且可通過(guò)形成的介質(zhì)層的厚度和k值的變化進(jìn)行背柵閾值電壓的調(diào)節(jié)，工藝可控性強(qiáng)。
【附圖說(shuō)明】
[0042]為了更清楚地說(shuō)明本發(fā)明實(shí)施的技術(shù)方案，下面將對(duì)實(shí)施例中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0043]圖1示出了本發(fā)明的半導(dǎo)體器件的制造方法的流程圖；
[0044]圖2-圖14A為根據(jù)本發(fā)明實(shí)施例制造半導(dǎo)體器件的各個(gè)制造過(guò)程中的俯視圖及AA向截面結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0045]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的【具體實(shí)施方式】做詳細(xì)的說(shuō)明。
[0046]在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來(lái)實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣，因此本發(fā)明不受下面公開(kāi)的具體實(shí)施例的限制。
[0047]其次，本發(fā)明結(jié)合示意圖進(jìn)行詳細(xì)描述，在詳述本發(fā)明實(shí)施例時(shí)，為便于說(shuō)明，表示器件結(jié)構(gòu)的剖面圖會(huì)不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應(yīng)限制本發(fā)明保護(hù)的范圍。此外，在實(shí)際制作中應(yīng)包含長(zhǎng)度、寬度及深度的三維空間尺寸。
[0048]參考圖1所示，本發(fā)明提供了一種半導(dǎo)體器件的制造方法，包括:提供半導(dǎo)體襯底；在部分襯底上形成第一半導(dǎo)體層，在襯底及第一半導(dǎo)體層上形成第二半導(dǎo)體層，襯底上形成有第一隔離；以第一半導(dǎo)體層之上的第二半導(dǎo)體層為有源區(qū)形成器件結(jié)構(gòu)；在第一半導(dǎo)體層之上的第二半導(dǎo)體層中形成貫通的刻蝕孔；通過(guò)刻蝕孔腐蝕去除第一半導(dǎo)體層，以形成空腔；在空腔及刻蝕孔的內(nèi)表面上形成介質(zhì)層，并以導(dǎo)體層填充空腔及刻蝕孔，以分別形成背柵及連接孔；在柵極兩側(cè)、第一隔離與背柵之間的襯底上形成器件結(jié)構(gòu)的第二隔離。
[0049]在本發(fā)明的制造方法中，先由第一半導(dǎo)體層大致確定出有源區(qū)，并在其上的第二半導(dǎo)體層上形成器件，而后，通過(guò)第二半導(dǎo)體層中刻蝕出刻蝕孔來(lái)去除第一半導(dǎo)體層，并在其中重新形成介質(zhì)材料和導(dǎo)體材料填充，這樣，可以通過(guò)體襯底來(lái)實(shí)現(xiàn)絕緣體上硅器件，尤其是ETS0I器件，并可以通過(guò)第二半導(dǎo)體層的厚度實(shí)現(xiàn)溝道的控制，此外，通過(guò)在空腔及刻蝕孔中形成介質(zhì)層