用于靜電防護的半導體結構的制作方法
【技術領域】
[0001]本發(fā)明涉及一種用于靜電防護的半導體結構，特別是涉及一種可節(jié)省集成電路空間并改善靜電防護能力的半導體結構。
【背景技術】
[0002]靜電防護長久以來都是電子產業(yè)與半導體產業(yè)重要的課題之一。靜電放電常會造成電子產品損壞。隨著半導體工藝的進步，集成電路及其元件的尺寸越來越小，相對地集成電路也越容易受到靜電的破壞。為了防止集成電路受到靜電的破壞，現(xiàn)有技術的集成電路包含靜電防護電路，用以當接收到靜電時將靜電迅速導引至接地端。然而，在現(xiàn)有技術的集成電路中，靜電防護電路會占據(jù)集成電路一定的空間，進而增加集成電路設計上的困難，再者，為了節(jié)省空間，靜電防護電路會設置在集成電路中的特定位置上，而集成電路離靜電防護電路較遠的元件將無法有效地受到靜電防護電路的保護。

【發(fā)明內容】

[0003]本發(fā)明提供一種可節(jié)省集成電路空間并改善靜電防護能力的半導體結構，以解決上述問題。
[0004]本發(fā)明用于靜電防護的半導體結構設置于集成電路上，該集成電路包含設置于該集成電路的外圍的封環(huán)(seal ring)，金屬環(huán)設置于該封環(huán)的內側，以及電源匯流排設置于該金屬環(huán)的一側，該半導體結構包含第一 N型電極區(qū)，第二 N型電極區(qū)，以及第一 P型電極區(qū)。該第一 N型電極區(qū)形成于P型井上相對應于該封環(huán)的位置，且耦接至該封環(huán)。該第二 N型電極區(qū)形成于該P型井上相對應于該電源匯流排的位置，且耦接至該電源匯流排。該第一 P型電極區(qū)形成于相對應于該金屬環(huán)的位置，且耦接至該金屬環(huán)。其中該封環(huán)及該電源匯流排耦接至電壓源，該金屬環(huán)系耦接至接地端。
[0005]本發(fā)明的有益效果是:相比較于先前技術，本發(fā)明用于靜電防護的半導體結構設置于集成電路外圍的封環(huán)、金屬環(huán)及電源匯流排的相對應位置，而不需另外占據(jù)集成電路的空間，進而節(jié)省集成電路的空間。再者，由于本發(fā)明用于靜電防護的半導體結構系環(huán)繞于集成電路的外圍，因此集成電路的各個元件可受到附近的半導體結構的靜電保護，進而改善集成電路的靜電防護能力。
【附圖說明】
[0006]為了更清楚地說明本發(fā)明實施例中的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。其中:
[0007]圖1是本發(fā)明集成電路配置的示意圖；
[0008]圖2是本發(fā)明用于靜電防護的半導體結構對應于圖1的A-A剖面線的剖面圖；
[0009]圖3是本發(fā)明用于靜電防護的半導體結構對應于圖1的A-A剖面線的另一剖面圖。
【具體實施方式】
[0010]下面將結合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部實施例?；诒景l(fā)明中的實施例，本領域普通技術人員在沒有做出創(chuàng)造性的勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0011]請同時參考圖1及圖2，圖1是本發(fā)明集成電路配置的示意圖，圖2是本發(fā)明用于靜電防護的半導體結構對應于圖1的A-A剖面線的剖面圖。如圖1所示，本發(fā)明集成電路10包含封環(huán)12，金屬環(huán)14，以及至少一個電源匯流排16。封環(huán)12設置于集成電路10的外圍，用以屏蔽電磁波。金屬環(huán)14設置于封環(huán)12的內側。電源匯流排16設置于金屬環(huán)14的內側，用以提供電源至集成電路10的元件。如圖2所示，封環(huán)12、金屬環(huán)14以及電源匯流排16形成于集成電路10的金屬層M1，而集成電路10可還包含其他金屬層M2、M3設置于金屬層Ml的上方，以形成其他元件。本發(fā)明用于靜電防護的半導體結構100包含第一 N型電極區(qū)110，第二 N型電極區(qū)120，以及第一 P型電極區(qū)130。第一 N型電極區(qū)110形成于P型井20上相對應于封環(huán)12的位置，且耦接至封環(huán)12。第二 N型電極區(qū)120形成于P型井20上相對應于電源匯流排16的位置，且耦接至電源匯流排16。第一 P型電極區(qū)130形成于P型井20上相對應于金屬環(huán)14的位置，且耦接至金屬環(huán)14。其中電源匯流排16耦接至電壓源VDD1，金屬環(huán)14耦接至接地端GND，而封環(huán)12可以透過上方的金屬層M2耦接至電源匯流排16，以使封環(huán)12和電源匯流排16具有相同的電壓位準。
[0012]半導體結構100還包含第一 N型井30以及第二 N型井31。第一 N型電極區(qū)110的中間部分是形成于第一 N型井30上，且第一 N型電極區(qū)110的外圍部分形成于P型井20上。第二 N型電極區(qū)120的中間部分是形成于第二 N型井31上，且第二 N型電極區(qū)120的外圍部分形成于P型井20上。
[0013]另外，第一 N型電極區(qū)110、第二 N型電極區(qū)120及第一 P型電極區(qū)130之間被絕緣區(qū)F0X所隔開。絕緣區(qū)F0X為場效氧化(Field Oxide)區(qū)。P型井20、第一 N型井30形成于P型基底40上。
[0014]依據(jù)上述配置，當電源匯流排16接收到靜電時，半導體結構100中的PN接面將會因靜電的高電壓位準而崩潰，進而將靜電的電流從第一 N型電極區(qū)110及第二 N型電極區(qū)120傳遞至第一P型電極區(qū)630，并進一步宣泄至金屬環(huán)14，以提供靜電防護，且靜電的部分能量也會在PN接面崩潰時被吸收。
[0015]請參考圖3，并一起參考圖1。圖3是本發(fā)明用于靜電防護的半導體結構對應于圖1的A-A剖面線的另一剖面圖。如圖3所示，本發(fā)明用于靜電防護的半導體結構200包含第一 N型電極區(qū)210，第二 N型電極區(qū)220，以及第一 P型電極區(qū)230。第一 N型電極區(qū)210形成于P型井20上相對應于封環(huán)12的位置，且耦接至封環(huán)12。第二 N型電極區(qū)220形成于P型井20上相對應于電源匯流排16的位置，且耦接至電源匯流排16。第一 P型電極區(qū)230形成于P型井20上相對應于金屬環(huán)14的位置，且耦接至金屬環(huán)14。其中電源匯流排16耦接至電壓源VDD1，金屬環(huán)14耦接至接地端GND，而封環(huán)12可以透過上方的金屬層M2耦接至電源匯流排16，以使封環(huán)12和電源匯流排16具有相同的電壓位準。
[0016]相異于圖2的實施例的是，半導體結構200不包含第一 N型井30以及第二 N型井31，而還包含第一 N型摻雜區(qū)33以及第二 N型摻雜區(qū)35。第一 N型摻雜區(qū)33形成于第一N型電極區(qū)210及P型井20之間，且第一 N型摻雜區(qū)33的摻雜濃度較第一 N型電極區(qū)210的摻雜濃度低。第二 N型摻雜區(qū)35形成于第二 N型電極區(qū)220及P型井20之間，且第二N型摻雜區(qū)35的摻雜濃度較第二 N型電極區(qū)220的摻雜濃度低。
[0017]相似地，依據(jù)上述配置，當電源匯流排16接收到靜電時，半導體結構200中的PN接面將會因靜電的高電壓位準而崩潰，進而將靜電的電流從第一 N型電極區(qū)210及第二 N型電極區(qū)220傳遞至第一 P型電極區(qū)230，并進一步宣泄至金屬環(huán)14，以提供靜電防護，且靜電的部分能量也會在PN接面崩潰時被吸收。
[0018]另外，在圖3的實施例中，由于第一 N型電極區(qū)210及第二 N型電極區(qū)220是分別被第一 N型摻雜區(qū)33及第二 N型摻雜區(qū)35包覆而不外露于P型井20，因此相比較于圖2的半導體結構100，圖3的半導體結構200可以承受較高的電壓。
[0019]綜上所述，本發(fā)明用于靜電防護的半導體結構設置于集成電路外圍的封環(huán)、金屬環(huán)及電源匯流排的相對應位置，而不需另外占據(jù)集成電路的空間，進而節(jié)省集成電路的空間。再者，由于本發(fā)明用于靜電防護的半導體結構環(huán)繞于集成電路的外圍，因此集成電路的各個元件可受到附近的半導體結構的靜電保護，進而改善集成電路的靜電防護能力。
[0020]以上所述僅為本發(fā)明的實施例，并非因此限制本發(fā)明的專利范圍，凡是利用本發(fā)明說明書及附圖內容所作的等效結構或等效流程變換，或直接或間接運用在其他相關的技術領域，均同理包括在本發(fā)明的專利保護范圍內。
【主權項】
1.一種用于靜電防護的半導體結構，其特征在于，該半導體結構設置于集成電路上，該集成電路包含設置于該集成電路的外圍的封環(huán)(seal ring)，金屬環(huán)設置于該封環(huán)的內側，以及電源匯流排設置于該金屬環(huán)的一側，該半導體結構包含: 第一 N型電極區(qū)，形成于P型井上相對應于該封環(huán)的位置，且耦接至該封環(huán)； 第二 N型電極區(qū)，形成于該P型井上相對應于該電源匯流排的位置，且耦接至該電源匯流排； 第一 P型電極區(qū)，形成于該P型井上相對應于該金屬環(huán)的位置，且耦接至該金屬環(huán)； 其中該封環(huán)及該電源匯流排耦接至電壓源，該金屬環(huán)耦接至接地端。2.根據(jù)權利要求1所述的半導體結構，其特征在于，該第一N型電極區(qū)、該第二 N型電極區(qū)及該第一 P型電極區(qū)之間被多個絕緣區(qū)所隔開。3.根據(jù)權利要求2所述的半導體結構，其特征在于，該多個絕緣區(qū)為場效氧化(FieldOxide, FOX)區(qū)。4.根據(jù)權利要求1所述的半導體結構，其特征在于，該半導體結構還包含: 第一 N型井，其中該第一 N型電極區(qū)的中間部分形成于該第一 N型井上，且該第一 N型電極區(qū)的外圍部分形成于該P型井上； 第二 N型井，其中該第二 N型電極區(qū)的中間部分形成于該第二 N型井上，且該第二 N型電極區(qū)的外圍部分形成于該P型井上。5.根據(jù)權利要求1所述的半導體結構，其特征在于，該半導體結構還包含: 第一 N型摻雜區(qū)，形成于該第一 N型電極區(qū)及該P型井之間，且該第一 N型摻雜區(qū)的摻雜濃度較第一 N型電極區(qū)的摻雜濃度低； 第二 N型摻雜區(qū)，形成于該第二 N型電極區(qū)及該P型井之間，且該第二 N型摻雜區(qū)的摻雜濃度較第二 N型電極區(qū)的摻雜濃度低。6.根據(jù)權利要求1所述的半導體結構，其特征在于，該金屬環(huán)設置于該封環(huán)及該電源匯流排之間。7.根據(jù)權利要求6所述的半導體結構，其特征在于，該集成電路還包含金屬層，設置于該封環(huán)、該金屬環(huán)及該電源匯流排上方，用以耦接該封環(huán)及該電源匯流排。
【專利摘要】本發(fā)明公開了一種用于靜電防護的半導體結構，其中，半導體結構設置于集成電路上，該集成電路包含設置于該集成電路的外圍的封環(huán)，金屬環(huán)設置于該封環(huán)的內側，以及電源匯流排設置于該金屬環(huán)的一側，該半導體結構包含第一N型電極區(qū)，第二N型電極區(qū)，以及第一P型電極區(qū)。該第一N型電極區(qū)形成于P型井上相對應于該封環(huán)的位置，且耦接至該封環(huán)。該第二N型電極區(qū)形成于該P型井上相對應于該電源匯流排的位置，且耦接至該電源匯流排。該第一P型電極區(qū)形成于該P型井上相對應于該金屬環(huán)的位置，且耦接至該金屬環(huán)；通過上述方式，本發(fā)明的半導體結構節(jié)省集成電路的空間及改善集成電路的靜電防護能力。
【IPC分類】H01L29/41, H01L23/60, H01L29/06
【公開號】CN105489641
【申請?zhí)枴緾N201410469877
【發(fā)明人】柯鈞鐘, 吳志倫, 林碩彥
【申請人】臺灣類比科技股份有限公司
【公開日】2016年4月13日
【申請日】2014年9月15日