Rf-ldmos自對準(zhǔn)的漏端場板結(jié)構(gòu)及制作方法
【專利摘要】本發(fā)明公開了一種RF-LDMOS自對準(zhǔn)的漏端場板結(jié)構(gòu)，包括電極層（1）、襯底（2）、外延層（3）、源極-襯底連接層（4）、漂移區(qū)（5）、固定電位區(qū)（7）、源極（8）、溝道（9）、漏極（15）、絕緣層（10）、柵極（20）、柵極金屬硅化物（21）、源極-溝道連接區(qū)（22），還包括SiO2層（23）、非晶硅（12）和金屬硅化物（17）;非晶硅（12）包括橫向延伸結(jié)構(gòu)和縱向延伸結(jié)構(gòu)，縱向延伸結(jié)構(gòu)與漂移區(qū)（5）相接觸，橫向延伸結(jié)構(gòu)設(shè)置在SiO2層（23）上；金屬硅化物（17）設(shè)置在非晶硅（12）上。本發(fā)明能夠提高器件的擊穿電壓，同時降低熱載流子效應(yīng)，減小靜態(tài)電流的漂移，顯著降低Cds電容。
【專利說明】RF-LDMOS自對準(zhǔn)的漏端場板結(jié)構(gòu)及制作方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及RF-LDMOS (射頻橫向擴散金屬氧化物半導(dǎo)體)領(lǐng)域，尤其涉及一種RF-LDMOS漏端場板結(jié)構(gòu)及其制作方法。

【背景技術(shù)】
[0002]RF LDMOS晶體管的效率，主要取決于晶體管的導(dǎo)通電阻和輸出電容。此外，晶體管的視頻帶寬，也跟晶體管的輸出電容，有很大的關(guān)系。低的輸出電容，可以獲得高的視頻帶寬。如圖1所示，晶體管的輸出電容，主要取決于漂移區(qū)(NLDD) 5和漏極15的寬度。漂移區(qū)(NLDD)的寬度，是由擊穿電壓決定，對于28V RF LDMOS器件，通常要求NLDD的寬度是3um。漏極15的寬度由CT34和金屬硅化物30決定，金屬硅化物30需要完全覆蓋CT，并留有一定的余量，漏極15也需要完全覆蓋金屬硅化物，并留有一定的余量，否則會造成大的漏電。正因為如此，漏極15的寬度通常比較寬，這樣嚴(yán)重增加了輸出電容。


【發(fā)明內(nèi)容】

[0003]本發(fā)明克服了現(xiàn)有技術(shù)的不足，提供一種RF-LDMOS自對準(zhǔn)的漏端場板結(jié)構(gòu)及其制作方法。非晶硅包含包括橫向延伸結(jié)構(gòu)和縱向延伸結(jié)構(gòu)，橫向延伸結(jié)構(gòu)起到了漏極場板的作用，漏端的形成是在沉積非晶硅之前，自對準(zhǔn)形成的。非晶硅上面沉積了一層金屬硅化物，降低了通孔和非晶硅的導(dǎo)通電阻。
[0004]本發(fā)明采用的技術(shù)方案為:
一種RF-LDMOS自對準(zhǔn)的漏端場板結(jié)構(gòu)，包括電極層、襯底、外延層、源極-襯底連接層、漂移區(qū)、固定電位區(qū)、源極、溝道、漏極、絕緣層、柵極、柵極金屬硅化物、源極-溝道連接區(qū)，其特征在于，還包括S12層、非晶硅和金屬硅化物；
襯底設(shè)置在電極層上，外延層和源極-襯底連接層設(shè)置在襯底上，漏極設(shè)置在外延層上，固定電位區(qū)和溝道設(shè)置在源極-襯底連接層上，源極設(shè)置在固定電位區(qū)上，漂移區(qū)設(shè)置外延層上，并與溝道相連接，溝道兩側(cè)分別連接源極和漂移區(qū)；源極-襯底連接層連接源極和襯底；
源極-溝道連接區(qū)設(shè)置在固定電位區(qū)上，絕緣層覆蓋在漂移區(qū)、溝道和源極上，柵極設(shè)置在絕緣層上，柵極金屬硅化物設(shè)置在柵極上，非晶硅設(shè)置在漂移區(qū)上，柵極與非晶硅之間設(shè)置有S12層；
非晶硅一般為L型，包括橫向延伸結(jié)構(gòu)和縱向延伸結(jié)構(gòu)，縱向延伸結(jié)構(gòu)與漂移區(qū)相接觸，橫向延伸結(jié)構(gòu)設(shè)置在絕緣層上；
金屬硅化物設(shè)置在非晶硅上，金屬硅化物是與外電路連接的端口，它通過非晶硅與漏極相連，即金屬硅化物、非晶硅、漏極電連接。絕緣層和絕緣層均絕緣，伸入到非晶硅；非晶硅包括橫向延伸結(jié)構(gòu)和縱向延伸結(jié)構(gòu)，這個橫向延伸結(jié)構(gòu)起到了漏極場板的作用。漏極是在淀積非晶硅之前利用自對準(zhǔn)形成的。在非晶硅上方淀積金屬硅化物是為了降低外電路到漏極之間的導(dǎo)通電阻。
[0005]襯底的電阻率為0.005-0.05 Ω.cm，外延層的電阻率為10-100 Ω.cm，外延層的厚度跟擊穿電壓有關(guān)。
[0006]源極和漏極的摻雜濃度為11Vcm3以上。
[0007]源極-溝道連接區(qū)為金屬或者是金屬硅化物，用來連接源極和固定電位區(qū)，從而給溝道一個確定的電位，即源極、源極-溝道連接區(qū)和固定電位區(qū)7電連接，同時固定電位區(qū)與溝道相連接，給溝道一個確定的電位。
[0008]橫向延伸結(jié)構(gòu)，形成漏極場板，橫向延伸結(jié)構(gòu)與S12層接觸面的長度大于S12層和絕緣層厚度之和。這樣可以增加漏極邊緣的電場強度，使得漂移區(qū)的電場分布更加均勻，這樣能夠提高器件的擊穿電壓，同時降低熱載流子效應(yīng)，減小靜態(tài)電流的漂移。
[0009]形成漏場板是這個結(jié)構(gòu)所必須要求的特征，這樣可以增加漏極邊緣的電場強度，使得漂移區(qū)的電場分布更加均勻，這樣能夠提高器件的擊穿電壓，同時降低熱載流子效應(yīng)，減小靜態(tài)電流的漂移。
[0010]S12層和絕緣層與非晶硅的接觸面為斜面。在這個情況下，通過對刻蝕液的選取，可以保證對絕緣層和S12層的刻蝕不是垂直的，而是有一定的斜坡。形成這樣的結(jié)構(gòu)，能夠更好的優(yōu)化漂移區(qū)的電場分布，器件的性能能夠得到更好的提升。
[0011 ] 一種RF-LDMOS自對準(zhǔn)的漏端場板結(jié)構(gòu)的制作方法，具體包括以下步驟:
S01，通過自對準(zhǔn)方式形成漏極的方式為:刻蝕絕緣層和S12層形成窗口，然后進(jìn)行N型注入，由于刻蝕絕緣層和S12層的阻擋作用，僅在窗口區(qū)才會有離子進(jìn)入體內(nèi)，從而形成漏極。通過自對準(zhǔn)方式形成的漏極，帶來的好處是漏極的面積可以做的非常好，僅由工藝的最短線寬決定。但是，如果在后續(xù)的工藝過程中，包含很多的高溫工藝，注入的施主離子，會在硅中進(jìn)行擴散，這回增加重?fù)诫sN型區(qū)的寬度，從而增加Cds的電容。此外，在以前的工藝中，也有很多離子注入，包括形成溝道時的P型注入。這些高溫工藝，都會改變之前離子注入的摻雜分布，影響器件性能。因此，進(jìn)行了步驟S02操作；
S02，漏極形成以后，在緣層和S12層的遠(yuǎn)離柵極的端部沉積上一層非晶硅。沉積非晶娃的好處是，沉積非晶娃的溫度很低，一般小于500度。這樣注入娃中的施主離子不會擴散，能夠顯著降低Cds電容。而如果沉積多晶硅，一般要求溫度大于700度，這樣施主離子會擴散，造成Cds電容的增加。采用沉積非晶硅的方法，能夠避免這種情況。
[0012]S03,在非晶娃上面,沉積一層金屬娃化物，這樣能夠降低CT和多晶娃的方塊電阻。
[0013]S04，在步驟S03的金屬硅化物上完成CT和金屬連線。
[0014]與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果有:本發(fā)明包括S12層、非晶硅和金屬硅化物；非晶硅，包括其橫向延伸結(jié)構(gòu)，形成了一個漏極場板，可以增加漏極邊緣的電場強度，使得漂移區(qū)的電場分布更加均勻，這樣能夠提高器件的擊穿電壓，同時降低熱載流子效應(yīng)，減小靜態(tài)電流的漂移，非晶硅的底部跟漏端的接觸面積比較小，而頂部的面積比較大。這樣可以保證在非晶硅頂部有足夠的面積制作與外界電路連接的通孔。漏極通過自對準(zhǔn)的方式形成，漏極僅由工藝的最短線寬決定，漏極形成以后，在沉積上一層非晶硅，沉積非晶硅的好處是，沉積非晶娃的溫度很低，溫度一般小于500度。這樣注入娃中的施主離子不會擴散，這樣能夠顯著降低Cds電容。

【專利附圖】

【附圖說明】
[0015]圖1為現(xiàn)有技術(shù)漏端場板結(jié)構(gòu)的結(jié)構(gòu)示意圖；
圖2為本發(fā)明RF-LDMOS自對準(zhǔn)的漏端場板結(jié)構(gòu)的結(jié)構(gòu)示意圖；
圖3為本發(fā)明述S12層和絕緣層與非晶硅的接觸面為斜面的實施例結(jié)構(gòu)示意圖。

【具體實施方式】
[0016]下面結(jié)合附圖對本發(fā)明作更進(jìn)一步的說明。
[0017]如圖2所不,一種RF-LDMOS自對準(zhǔn)的漏端場板結(jié)構(gòu),包括電極層1、襯底2、外延層
3、源極-襯底連接層4、漂移區(qū)5、固定電位區(qū)7、源極8、溝道9、漏極15、絕緣層10、柵極20、柵極金屬硅化物21、源極-溝道連接區(qū)22，其特征在于，還包括S12層23、非晶硅12和金屬硅化物17 ；
襯底2設(shè)置在電極層I上，外延層3和源極-襯底連接層4設(shè)置在襯底2上，漏極15設(shè)置在外延層3上，固定電位區(qū)7和溝道9設(shè)置在源極-襯底連接層4上，源極8設(shè)置在固定電位區(qū)7上，漂移區(qū)5設(shè)置外延層3上，并與溝道9相連接，溝道9兩側(cè)分別連接源極8和漂移區(qū)5 ;源極-襯底連接層4連接源極8和襯底2 ；
源極-溝道連接區(qū)22設(shè)置在固定電位區(qū)7上，絕緣層10覆蓋在漂移區(qū)5、溝道9和源極8上，柵極20設(shè)置在絕緣層10上，柵極金屬硅化物21設(shè)置在柵極20上，非晶硅12設(shè)置在漂移區(qū)5上，柵極20與非晶硅12之間設(shè)置有S12層23 ；
非晶硅12為L型，包括橫向延伸結(jié)構(gòu)和縱向延伸結(jié)構(gòu)，縱向延伸結(jié)構(gòu)與漂移區(qū)5相接觸，橫向延伸結(jié)構(gòu)設(shè)置在S12層23上；
金屬硅化物17設(shè)置在非晶硅12上。金屬硅化物17是與外電路連接的端口，它通過非晶硅12與漏極15相連。非晶硅12包含橫向延伸結(jié)構(gòu)和縱向延伸結(jié)構(gòu)，橫向延伸結(jié)構(gòu)(圖3中的a部分)起到了漏極場板的作用。漏極15是在淀積非晶硅12之前利用自對準(zhǔn)形成的。在非晶硅12上方淀積金屬硅化物17是為了降低外電路到漏極15之間的導(dǎo)通電阻。
[0018]以N型LDMOS為例，對于P型LDMOS可以根據(jù)N型LDMOS對應(yīng)的原理和描述推導(dǎo)出來。襯底2的電阻率為0.005-0.05 Ω.cm，外延層3的電阻率為10-100 Ω.cm，外延層的厚度跟擊穿電壓有關(guān)。
[0019]源極8和漏極15為重?fù)诫s的N型組成的，用來做源和漏的，的摻雜濃度為11Vcm3以上。
[0020]漂移區(qū)5是一段N型摻雜的漂移區(qū)，用來提高LDMOS器件的擊穿電壓。7是由P型重?fù)诫s組成的，是用來給P-型溝道提供一個固定的電位。溝道9是P-Body，是用來形成LDMOS的溝道的，調(diào)節(jié)它的摻雜濃度可以改變LDMOS的閾值電壓，此外也可以防止溝道的Punch-Through。源極-襯底連接層4是通常是由P型重?fù)诫s組成，它是用來連接源和高摻雜的襯底，這樣源的接觸就可以通過高摻雜襯底背面貼著的金屬引出，這樣減小了源端的寄生電感，提高了器件的射頻特性。如果沒有源極-襯底連接層4，源端通過13金屬連線引出。10是絕緣層，防止10直接和硅襯底接在一起(此處描述錯誤，防止？和硅襯底連接在一起)，通常是由二氧化硅組成的。柵極20通常是有多晶硅組成的，柵極金屬硅化物21是柵上面的一層金屬娃化物，以減低柵的方塊電阻。
[0021]源極-溝道連接區(qū)22為金屬或者是金屬硅化物，用來連接源極8和固定電位區(qū)7，從而給溝道一個確定的電位，即源極8、源極-溝道連接區(qū)22和固定電位區(qū)7電連接，同時固定電位區(qū)7與溝道9相連接，給溝道9 一個確定的電位。橫向延伸結(jié)構(gòu)，形成漏極場板，橫向延伸結(jié)構(gòu)與S12層23接觸面的長度a大于S12層23和絕緣層10厚度之和b。這樣可以增加漏極邊緣的電場強度，使得漂移區(qū)的電場分布更加均勻，這樣能夠提高器件的擊穿電壓，同時降低熱載流子效應(yīng)，減小靜態(tài)電流的漂移。
[0022]形成漏場板是這個結(jié)構(gòu)所必須要求的特征，這樣可以增加漏極邊緣的電場強度，使得漂移區(qū)的電場分布更加均勻，這樣能夠提高器件的擊穿電壓，同時降低熱載流子效應(yīng)，減小靜態(tài)電流的漂移。
[0023]如圖3所示，S12層23和絕緣層10與非晶硅12的接觸面為斜面。在這個情況下，通過對刻蝕液的選取，可以保證對絕緣層10和S12層23的刻蝕不是垂直的，而是有一定的斜坡。形成這樣的結(jié)構(gòu)，能夠更好的優(yōu)化漂移區(qū)的電場分布，器件的性能能夠得到更好的提升。
[0024]一種RF-LDMOS自對準(zhǔn)的漏端場板結(jié)構(gòu)的制作方法，具體包括以下步驟:
S01，把絕緣層10和S12層23刻開，然后進(jìn)行N型注入，形成漏極15 ;這樣漏極15通過自對準(zhǔn)的方式形成，這樣做會帶來的好處漏極15的面積可以做的非常好，僅由工藝的最短線寬決定。但是，如果在后續(xù)的工藝過程中，包含很多的高溫工藝，注入的施主離子，會在硅中進(jìn)行擴散，這回增加重?fù)诫sN型區(qū)的寬度，從而增加Cds的電容。此外，在以前的工藝中，也有很多離子注入，包括9 P-Body的形成。這些高溫工藝，都會對以前改變以前離子注入的分布，影響期間性能。
[0025]為此，采用如下解決方法:
S02，漏極15形成以后，在緣層10和S12層23的遠(yuǎn)離柵極20的端部沉積上一層非晶娃12。沉積非晶娃的好處是,沉積非晶娃的溫度很低,溫度一般小于500度。這樣注入娃中的施主離子不會擴散，這樣能夠顯著降低Cds電容。如果沉積多晶硅，一般要求溫度大于700度，這樣施主離子會擴散，造成Cds電容的增加。采用沉積非晶硅的方法，能夠避免這種情況。
[0026]S03,在非晶娃12上面,沉積一層金屬娃化物；在多晶娃上面在沉積一層金屬娃化物，能夠降低CT和多晶硅的方塊電阻。
[0027]S04，在步驟S03的金屬硅化物上完成CT和金屬連線。
[0028]以上僅是本發(fā)明的優(yōu)選實施方式，應(yīng)當(dāng)指出:對于本【技術(shù)領(lǐng)域】的普通技術(shù)人員來說，在不脫離本發(fā)明原理的前提下，還可以做出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也應(yīng)視為本發(fā)明的保護范圍。
【權(quán)利要求】
1.一種RF-LDMOS自對準(zhǔn)的漏端場板結(jié)構(gòu)，包括電極層(I)、襯底(2)、外延層(3)、源極-襯底連接層(4)、漂移區(qū)(5)、固定電位區(qū)(7)、源極(8)、溝道(9)、漏極(15)、絕緣層(10)、柵極(20)、柵極金屬硅化物(21)、源極-溝道連接區(qū)(22)，其特征在于，還包括3102層(23)、非晶硅(12)和金屬硅化物(17)； 襯底(2 )設(shè)置在電極層(I)上，所述外延層(3 )和源極-襯底連接層(4 )設(shè)置在襯底(2 )上，所述漏極(15)設(shè)置在外延層(3)上，固定電位區(qū)(7)和溝道(9)設(shè)置在源極-襯底連接層(4)上，源極(8)設(shè)置在固定電位區(qū)(7)上，所述漂移區(qū)(5)設(shè)置外延層(3)上，并與所述溝道(9)相連接，溝道(9)兩側(cè)分別連接源極(8)和漂移區(qū)(5);所述源極-襯底連接層(4)連接源極(8)和襯底(2); 源極-溝道連接區(qū)(22)設(shè)置在固定電位區(qū)(7)上，絕緣層(10)覆蓋在漂移區(qū)(5)、溝道(9 )和源極(8 )上，柵極(20 )設(shè)置在絕緣層(10 )上，柵極金屬硅化物(21)設(shè)置在所述柵極(20)上，非晶硅(12)設(shè)置在漂移區(qū)(5)上，所述柵極(20)與所述非晶硅(12)之間設(shè)置有S12層(23);所述源極-溝道連接區(qū)(22)連接源極(8)和固定電位區(qū)(7)，固定電位區(qū)(7)與溝道(9)相連接； 所述非晶硅(12 )包括橫向延伸結(jié)構(gòu)和縱向延伸結(jié)構(gòu)，所述縱向延伸結(jié)構(gòu)與漂移區(qū)(5 )相接觸，所述橫向延伸結(jié)構(gòu)設(shè)置在所述S12層(23)上； 所述金屬硅化物(17)設(shè)置在所述非晶硅(12)上，所述金屬硅化物(17)通過非晶硅(12)與漏極(15)相連。
2.根據(jù)權(quán)利要求1所述的RF-LDMOS自對準(zhǔn)的漏端場板結(jié)構(gòu)，其特征在于， 所述襯底(2)的電阻率為0.005-0.05 Ω.cm,所述外延層(3)的電阻率為10-100 Ω.cm。
3.根據(jù)權(quán)利要求1所述的RF-LDMOS自對準(zhǔn)的漏端場板結(jié)構(gòu)，其特征在于，源極(8)和漏極(15)的摻雜濃度為11Vcm3以上。
4.根據(jù)權(quán)利要求1所述的RF-LDMOS自對準(zhǔn)的漏端場板結(jié)構(gòu)，其特征在于，源極-溝道連接區(qū)(22)為金屬或者是金屬硅化物，用來連接源極(8)和固定電位區(qū)(7)。
5.根據(jù)權(quán)利要求1所述的RF-LDMOS自對準(zhǔn)的漏端場板結(jié)構(gòu)，其特征在于，所述橫向延伸結(jié)構(gòu)，形成漏極場板，所述橫向延伸結(jié)構(gòu)與3102層(23接觸面的長度(a)大于5102層(23)和絕緣層(10)厚度之和(b)。
6.根據(jù)權(quán)利要求1所述的RF-LDMOS自對準(zhǔn)的漏端場板結(jié)構(gòu)，其特征在于，所述S12層(23)和絕緣層(10)與所述非晶硅(12)的接觸面為斜面。
7.—種RF-LDMOS自對準(zhǔn)的漏端場板結(jié)構(gòu)的制作方法，其特征在于，具體包括以下步驟: S01，通過自對準(zhǔn)方式形成漏極:刻蝕絕緣層(10)和S12層(23)形成窗口，然后進(jìn)行N型注入，由于刻蝕絕緣層(10)和S12層(23)的阻擋作用，僅在窗口區(qū)才會有離子進(jìn)入體內(nèi)，從而形成漏極(15)； S02，漏極(15)形成以后，在緣層(10)和S12層(23)的遠(yuǎn)離柵極(20)的端部沉積上一層非晶娃(12)； S03,在非晶娃(12)上面,沉積一層金屬娃化物(17); S04，在步驟S03所述的金屬硅化物(17)上完成CT和金屬連線。
【文檔編號】H01L21/336GK104183632SQ201410395633
【公開日】2014年12月3日 申請日期:2014年8月13日 優(yōu)先權(quán)日:2014年8月13日
【發(fā)明者】劉正東, 曾大杰, 張耀輝 申請人:昆山華太電子技術(shù)有限公司