專利名稱：提高mom電容密度的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件技術(shù)領(lǐng)域，尤其涉及一種提高M(jìn)OM電容密度的方法。
背景技術(shù)：
隨著半導(dǎo)體集成電路制造技術(shù)的不斷進(jìn)步，在性能不斷提升的同時也伴隨著器件小型化和微型化的進(jìn)程。電容器是集成電路 中的重要組成單元，廣泛運用于存儲器，微波，射頻，智能卡，高壓和濾波等芯片中，具體用途有帶通濾波器，鎖相環(huán)，動態(tài)隨機(jī)存儲器等
坐寸ο集成電路芯片中的電容結(jié)構(gòu)多種多樣，如MOS場效應(yīng)管電容，PIP (poly-insulator-poly)電容，可變結(jié)電容以及后段互連中的MIM(metal-insulator-metal)電容和 MOM (metal-oxide-metal)電容。存在于后段互連層中的電容結(jié)構(gòu)不占用器件層的面積，且電容的線性特征要遠(yuǎn)好遠(yuǎn)其他類型的電容。目前最常見的后段電容結(jié)構(gòu)有兩種其一，如圖9所示的金屬-絕緣層-金屬的(MIM)平板電容模型，其典型結(jié)構(gòu)是將水平方向平行的金屬板40疊成數(shù)層，并將所述介電層41間隔于所述金屬板41之間，所形成的堆疊結(jié)構(gòu)即為MM電容器。常見的MM電容器結(jié)構(gòu)是由銅金屬層-氮化硅介質(zhì)層-坦金屬層的三明治結(jié)構(gòu)。MM電容器盡管結(jié)構(gòu)簡單，但形成至少兩層金屬板40的工藝步驟繁雜，從而增加了制造成本。其二，如圖10 (a)、圖10(b)所示的MOM電容，其主要是利用上下兩層金屬導(dǎo)線50及同層金屬之間的整體電容。所述MOM電容器可以用現(xiàn)有的的互連制造工藝來實現(xiàn)，即可以同時完成MOM電容與銅互連結(jié)構(gòu)。且電容密度較高，還可以通過堆疊多層MOM電容來實現(xiàn)較大的電容值，因此在高階制程有更為廣泛的應(yīng)用。但是，在現(xiàn)有工藝中，因為MOM電容與互連結(jié)構(gòu)同時完成，所以其介質(zhì)厚度由通孔的高度和金屬線的厚度決定。該厚度會影響金屬線的方塊電阻，通孔的電阻值，互連層的機(jī)械性能及可靠性，而無法獨立更改。因此，MOM電容密度受互連工藝參數(shù)決定而在傳統(tǒng)工藝中較難實現(xiàn)電容密度的提高和調(diào)整。隨著芯片尺寸的減少及性能對大電容的需求，如何在有限的面積下獲得高密度的電容成為一個非常有吸引力的課題。根據(jù)電容公式^ = 為了獲得較高單位面積的電

容密度，通常采用的方法有三種第一、采用更高介電常數(shù)的介電材料來提高電容密度。但是目前可用的高介電材料有限，可以與現(xiàn)有后段工藝結(jié)合的更少，因此換用高介電常數(shù)材料的提升電容密度的方法運用較少。第二、根據(jù)物理學(xué)電容計算原理，減少兩極板的距離也可以增大電容。而在具體制造過程中就是減少介質(zhì)層的厚度。但是很顯然的是，介質(zhì)層厚度降低，則在同等工作電壓下，介質(zhì)材料所承受的電場強(qiáng)度也相應(yīng)增加。而介質(zhì)材料的耐擊穿程度是一定的，為了獲得可靠的器件減少擊穿損壞的危險，通常利用減少介質(zhì)的厚度來實現(xiàn)電容密度提高的程度是有限的，而且犧牲了耐擊穿的可靠性。
第三、在單層電容器的結(jié)構(gòu)下，利用起伏的形貌或者半球狀晶粒，增加單位面積上的電容極板面積，如中國專利CN1199245A揭露的技術(shù)方案，即利用粗糙的高低起伏表面來提高電容器兩極板之間的交疊面積，達(dá)到提高電容密度的效果。但是這種方法所能提高的幅度有限，而且高低起伏的形貌對工藝帶來很大難度。另外，中國專利CN1624894A所揭露的技術(shù)方案為一種利用互連線上下兩層，及層間介質(zhì)層作為電容的多層金屬層電容器堆疊。該方法根本目的在于利用較厚的金屬層間介質(zhì)作為電容器的介質(zhì)層而使電容的擊穿電壓增大。然而由于介質(zhì)層太厚，所以電容密度很低，即便疊加多層也難以達(dá)到普通單層電容器水平。此外，這種方法需要占用多個互連層的空間，在這些電容存在的所有互聯(lián)層區(qū)域都不能存在其它互連線，因此芯片的后段可用布線面積大幅降低，不利于器件的小型化，也為電路設(shè)計帶來困難。故針對現(xiàn)有技術(shù)存在的問題，本案設(shè)計人憑借從事此行業(yè)多年的經(jīng)驗，積極研究改良，于是有了發(fā)明一種提高M(jìn)OM電容密度的方法
發(fā)明內(nèi)容
·本發(fā)明是針對現(xiàn)有技術(shù)中，傳統(tǒng)的提高M(jìn)OM電容密度的方法對電容密度的提升改善有限、工藝難度大，以及芯片的后段可用布線面積大幅降低，不利于器件的小型化，也為電路設(shè)計帶來困難等缺陷提供一種提高M(jìn)OM電容密度的方法。為了解決上述問題，本發(fā)明提供一種提高M(jìn)OM電容密度的方法，所述提高M(jìn)OM電容密度的方法包括執(zhí)行步驟SI :在具有金屬互連結(jié)構(gòu)的襯底上依次沉積所述刻蝕阻擋層、低介電常數(shù)介質(zhì)層、緩沖層、刻蝕調(diào)整層、金屬硬掩模層，以及上覆層，形成晶片；執(zhí)行步驟S2 :在所述上覆層表面涂覆所述光阻并光刻、刻蝕，所述金屬互連區(qū)的刻蝕停止在所述刻蝕調(diào)整層上，以形成所述金屬互連結(jié)構(gòu)的第一溝槽圖形；執(zhí)行步驟S3 :在所述上覆層表面涂覆所述光阻并光刻、刻蝕，所述MOM電容區(qū)的刻蝕停止在所述緩沖層上，以形成MOM電容區(qū)的第二溝槽圖形；執(zhí)行步驟S4:互連通孔的圖形定義，所述互連通孔的圖形經(jīng)過光刻、刻蝕，并在部分刻蝕工藝下將所述互連通孔的圖形停留在所述低介電常數(shù)介質(zhì)層的預(yù)定深度，以減少所述互連通孔結(jié)構(gòu)在去除光阻時受到損傷；執(zhí)行步驟S5 :去除所述光阻，以晶片表面的所述金屬硬掩模層為掩模層，對所述晶片進(jìn)行溝槽和互連通孔的一體化刻蝕，以形成位于所述金屬互連區(qū)的第一溝槽、位于所述MOM電容區(qū)的第二溝槽，以及互連通孔，所述第一溝槽的刻蝕深度低于所述第二溝槽的刻蝕深度，所述互連通孔刻蝕至所述低介電常數(shù)介質(zhì)層底部，并與所述襯底的金屬互連結(jié)構(gòu)相連；執(zhí)行步驟S6 :在所述第一溝槽、第二溝槽，以及互連通孔中沉積擴(kuò)散阻擋層、銅籽晶層，以及銅填充層；執(zhí)行步驟S7 :通過化學(xué)機(jī)械研磨去除所述冗余的銅填充層、擴(kuò)散阻擋層、金屬硬掩模層、刻蝕調(diào)整層，以及緩沖層，以同時獲得所述MOM電容結(jié)構(gòu)和所述雙層嵌入式金屬互連結(jié)構(gòu)?？蛇x的，所述金屬互連結(jié)構(gòu)為金屬銅互連結(jié)構(gòu)。
可選的，所述刻蝕阻擋層為摻氮的碳化硅?？蛇x的，所述低介電常數(shù)介質(zhì)層的介電常數(shù)系數(shù)為2 4. 2?？蛇x的，所述緩沖層為氧化硅?？蛇x的，所述刻蝕調(diào)整層為致密的介質(zhì)材料，其材料為氧化硅、氮化硅、氮氧化硅，碳化硅至少其中之一?？蛇x的，所述刻蝕調(diào)整層的沉積方式為化學(xué)氣相沉積，爐管熱生長及原子層沉積中的其中之一。可選的，所述刻蝕調(diào)整層的厚度由刻蝕選擇比和電容密度的提升量所決定?？蛇x的，所述刻蝕調(diào)整層為氮化硅，所述刻蝕調(diào)整層的厚度范圍為5 500納米。
可選的，所述金屬硬掩模層為氮化鈦。可選的，所述上覆層為氧化硅。綜上所述，通過本發(fā)明所述提高M(jìn)OM電容目的的方法，在保證不影響所述雙嵌入式金屬互連結(jié)構(gòu)溝槽深度和所述互連通孔高度的情況下，可以使所述MOM電容區(qū)的低介電常數(shù)介質(zhì)層的厚度降低，從而達(dá)到提升電容密度，改善MOM電容性能的目的。


圖I所示為本發(fā)明提高M(jìn)OM電容密度的方法的流程圖；圖2所示為本發(fā)明所述晶片的結(jié)構(gòu)示意圖；圖3所示為本發(fā)明所述金屬互連區(qū)的第一溝槽圖形結(jié)構(gòu)示意圖；圖4所示為本發(fā)明所述MOM電容區(qū)的第二溝槽圖形結(jié)構(gòu)示意圖；圖5所示為本發(fā)明所述互連通孔的結(jié)構(gòu)示意圖；圖6所示為本發(fā)明所述溝槽和互連通孔的一體化刻蝕結(jié)構(gòu)示意圖；圖7所示為本發(fā)明所述擴(kuò)散阻擋層、銅籽晶層、銅填充層的結(jié)構(gòu)示意圖；圖8所不為本發(fā)明所述MOM電容結(jié)構(gòu)和雙層嵌入式金屬互連結(jié)構(gòu)的不意圖；圖9所示為現(xiàn)有MIM電容結(jié)構(gòu)示意圖；圖10 Ca)所示為現(xiàn)有MOM電容結(jié)構(gòu)側(cè)視圖；圖10 (b)所示為現(xiàn)有MOM電容結(jié)構(gòu)俯視圖。
具體實施例方式為詳細(xì)說明本發(fā)明創(chuàng)造的技術(shù)內(nèi)容、構(gòu)造特征、所達(dá)成目的及功效，下面將結(jié)合實施例并配合附圖予以詳細(xì)說明。請參閱圖1，圖I所示為本發(fā)明提高M(jìn)OM電容密度的方法的流程圖。所述提高M(jìn)OM電容密度的方法，包括以下步驟執(zhí)行步驟SI :在具有金屬互連結(jié)構(gòu)的襯底上依次沉積所述刻蝕阻擋層、低介電常數(shù)介質(zhì)層、緩沖層、刻蝕調(diào)整層、金屬硬掩模層，以及上覆層，形成晶片；執(zhí)行步驟S2 :在所述上覆層表面涂覆所述光阻并光刻、刻蝕，所述金屬互連區(qū)的刻蝕停止在所述刻蝕調(diào)整層上，以形成所述金屬互連結(jié)構(gòu)的第一溝槽圖形；執(zhí)行步驟S3 :在所述上覆層表面涂覆所述光阻并光刻、刻蝕，所述MOM電容區(qū)的刻蝕停止在所述緩沖層上，以形成MOM電容區(qū)的第二溝槽圖形；
執(zhí)行步驟S4:互連通孔的圖形定義，所述互連通孔的圖形經(jīng)過光刻、刻蝕，并在部分刻蝕工藝下將所述互連通孔的圖形停留在所述低介電常數(shù)介質(zhì)層的預(yù)定深度，以減少所述互連通孔結(jié)構(gòu)在去除光阻時受到損傷；執(zhí)行步驟S5 :去除所述光阻，以晶片表面的所述金屬硬掩模層為掩模層，對所述晶片進(jìn)行溝槽和互連通孔的一體化刻蝕，以形成位于所述金屬互連區(qū)的第一溝槽、位于所述MOM電容區(qū)的第二溝槽，以及互連通孔，所述第一溝槽的刻蝕深度低于所述第二溝槽的刻蝕深度，所述互連通孔刻蝕至所述低介電常數(shù)介質(zhì)層底部，并與所述襯底的金屬互連結(jié)構(gòu)相連；執(zhí)行步驟S6 :在所述第一溝槽、第二溝槽，以及互連通孔中沉積擴(kuò)散阻擋層、銅籽晶層，以及銅填充層；執(zhí)行步驟S7 :通過化學(xué)機(jī)械研磨去除所述冗余的銅填充層、擴(kuò)散阻擋層、金屬硬 掩模層、刻蝕調(diào)整層，以及緩沖層，以同時獲得所述MOM電容結(jié)構(gòu)和所述雙層嵌入式金屬互連結(jié)構(gòu)。明顯地，在本發(fā)明中以雙層嵌入式金屬互連結(jié)構(gòu)為對象，所述襯底具有金屬互連結(jié)構(gòu)，僅為表現(xiàn)互連層之間的連接關(guān)系，不應(yīng)視為對本發(fā)明技術(shù)方案的限制。在本發(fā)明中，所述低介電常數(shù)介質(zhì)層的介電常數(shù)系數(shù)為2 4. 2。所述金屬互連結(jié)構(gòu)為金屬銅互連結(jié)構(gòu)。所述刻蝕阻擋層為摻氮的碳化硅。所述緩沖層為氧化硅。所述刻蝕調(diào)整層為氮化硅。所述金屬硬掩模層為氮化鈦。所述上覆層為氧化硅。請參閱圖2、圖3、圖4、圖5、圖6、圖7、圖8，并結(jié)合參閱圖1，圖2所示為本發(fā)明所述晶片的結(jié)構(gòu)示意圖。圖3所示為本發(fā)明所述金屬互連區(qū)的第一溝槽圖形結(jié)構(gòu)示意圖。圖4所示為本發(fā)明所述MOM電容區(qū)的第二溝槽圖形結(jié)構(gòu)示意圖。圖5所示為本發(fā)明所述互連通孔的結(jié)構(gòu)示意圖。圖6所示為本發(fā)明所述溝槽和互連通孔的一體化刻蝕結(jié)構(gòu)示意圖。圖7所示為本發(fā)明所述擴(kuò)散阻擋層、銅籽晶層、銅填充層的結(jié)構(gòu)示意圖。圖8所示為本發(fā)明所述MOM電容結(jié)構(gòu)和雙層嵌入式金屬互連結(jié)構(gòu)的示意圖。在本發(fā)明中，為了提高所述MOM電容密度，并同時獲得MOM電容結(jié)構(gòu)和雙嵌入式金屬互連結(jié)構(gòu)，本發(fā)明所述提高M(jìn)OM電容密度的方法，包括以下步驟執(zhí)行步驟SI :在具有金屬互連結(jié)構(gòu)10的襯底I上依次沉積所述刻蝕阻擋層11、低介電常數(shù)介質(zhì)層12、緩沖層13、刻蝕調(diào)整層14、金屬硬掩模層15，以及上覆層16，以形成晶片;其中，所述金屬互連結(jié)構(gòu)10為金屬銅互連結(jié)構(gòu)。所述刻蝕阻擋層11為摻氮的碳化硅。所述低介電常數(shù)介質(zhì)層12的介電常數(shù)系數(shù)為2 4. 2。所述緩沖層13為氧化硅。所述刻蝕調(diào)整層14為一種致密的介質(zhì)材料，其材料包括但不限于氧化硅、氮化硅、氮氧化硅，碳化硅。所述刻蝕調(diào)整層14的沉積方式包括但不限于化學(xué)氣相沉積，爐管熱生長及原子層沉積。所述刻蝕調(diào)整層14的厚度由刻蝕選擇比和電容密度的提升量所決定。在本發(fā)明中，優(yōu)選地，所述刻蝕調(diào)整層14為氮化硅，所述刻蝕調(diào)整層14的厚度范圍為5 500納米。所述金屬硬掩模層15為氮化鈦。所述上覆層16為氧化硅。執(zhí)行步驟S2 :在所述上覆層16表面涂覆所述光阻17并光刻、刻蝕，所述金屬互連區(qū)20的刻蝕停止在所述刻蝕調(diào)整層14上，以形成所述金屬互連結(jié)構(gòu)10的第一溝槽圖形21 ；
具體地，將所述第一溝槽圖形21轉(zhuǎn)移到所述金屬硬掩模層15上，并將位于所述金屬互連區(qū)20的第一溝槽圖形21處的金屬硬掩模層15去除，刻蝕停止在所述刻蝕調(diào)整層14上。執(zhí)行步驟S3 :在所述上覆層16表面涂覆所述光阻17并光刻、刻蝕，所述MOM電容區(qū)30的刻蝕停止在所述緩沖層13上，以形成MOM電容區(qū)30的第二溝槽圖形31 ；具體地，利用已定義MOM電容區(qū)30的光罩(未圖示)，去除所述MOM電容區(qū)30的刻蝕調(diào)整層14，保留所述金屬互連區(qū)20處的刻蝕調(diào)整層14，將所述刻蝕停止在所述緩沖層13上。所述刻蝕方法為等離子體干法刻蝕。執(zhí)行步驟S4 :互連通孔22的圖形定義，所述互連通孔22的圖形經(jīng)過光刻、刻蝕，并在部分刻蝕工藝下將所述互連通孔22的圖形停留在所述低介電常數(shù)介質(zhì)層12的預(yù)定深 度，以減少所述互連通孔22結(jié)構(gòu)在去除光阻17時受到損傷；執(zhí)行步驟S5 :去除所述光阻17，以晶片表面的所述金屬硬掩模層15為掩模層，對所述晶片進(jìn)行溝槽和互連通孔的一體化刻蝕，以形成位于所述金屬互連區(qū)20的第一溝槽23、位于所述MOM電容區(qū)30的第二溝槽32，以及互連通孔22，所述第一溝槽23的刻蝕深度低于所述第二溝槽32的刻蝕深度，所述互連通孔22刻蝕至所述低介電常數(shù)介質(zhì)層12底部，并與所述襯底I的金屬互連結(jié)構(gòu)10相連；執(zhí)行步驟S6 :在所述第一溝槽23、第二溝槽32，以及互連通孔22中沉積擴(kuò)散阻擋層(未圖示)、銅籽晶層(未圖示)，以及銅填充層18 ；執(zhí)行步驟S7 :通過化學(xué)機(jī)械研磨去除所述冗余的銅填充層18、擴(kuò)散阻擋層(未圖示)、金屬硬掩模層15、刻蝕調(diào)整層14，以及緩沖層13，以同時獲得所述MOM電容結(jié)構(gòu)33和所述雙層嵌入式金屬互連結(jié)構(gòu)24。在本發(fā)明中，由于所述金屬互連區(qū)20的第一溝槽圖形21的光刻、刻蝕停止在所述 刻蝕調(diào)整層14，所述MOM電容區(qū)30的第二溝槽圖形31的光刻、刻蝕停止在所述緩沖層13，因此在所述溝槽和互連通孔的一體化刻蝕中，所述位于金屬互連區(qū)20的第一溝槽23的刻蝕深度低于所述位于MOM電容區(qū)30的第二溝槽32的刻蝕深度。故，通過本發(fā)明所述提高M(jìn)OM電容密度的方法在保證不影響所述雙層嵌入式金屬互連結(jié)構(gòu)24溝槽深度和所述互連通孔22高度的情況下，可以使所述MOM電容區(qū)30的低介電常數(shù)介質(zhì)層12的厚度降低，從而達(dá)到提升電容密度，改善MOM電容性能的目的。顯然地，通過本發(fā)明所述提高M(jìn)OM電容密度的方法可以在不影響雙嵌入式金屬互連結(jié)構(gòu)24的前提下，通過引入刻蝕調(diào)整層14，使所述MOM電容區(qū)30的剩余低介電常數(shù)介質(zhì)層12的厚度減小，從而達(dá)到提高電容密度的目的。所述電容密度的提高程度由位于所述MOM電容區(qū)30的低介電常數(shù)介質(zhì)層12厚度的減少量決定。所述低介電常數(shù)介質(zhì)層11厚度的減少量由所述刻蝕調(diào)整層14的厚度以及所述刻蝕調(diào)整層14與所述低介電常數(shù)介質(zhì)層12的刻蝕選擇比共同決定。因此，為了更好的實施本發(fā)明的技術(shù)方案可以通過調(diào)節(jié)所述刻蝕調(diào)整層14的厚度和刻蝕參數(shù)來達(dá)到合適的、所需的電容密度。綜上所述，通過本發(fā)明所述提高M(jìn)OM電容目的的方法，在保證不影響所述雙嵌入式金屬互連結(jié)構(gòu)溝槽深度和所述互連通孔高度的情況下，可以使所述MOM電容區(qū)的低介電常數(shù)介質(zhì)層的厚度降低，從而達(dá)到提升電容密度，改善MOM電容性能的目的。本領(lǐng)域技術(shù)人員均應(yīng)了解，在不脫離本發(fā)明的精神或范圍的情況下，可以對本發(fā)明進(jìn)行各種修改和變型。因而，如果任何修改或變型落入所附權(quán)利要求書及等同物的保護(hù) 范圍內(nèi)時，認(rèn)為本發(fā)明涵蓋這些修改和變型。
權(quán)利要求
1.一種提高M(jìn)OM電容密度的方法，其特征在于，所述提高M(jìn)OM電容密度的方法包括 執(zhí)行步驟SI :在具有金屬互連結(jié)構(gòu)的襯底上依次沉積所述刻蝕阻擋層、低介電常數(shù)介質(zhì)層、緩沖層、刻蝕調(diào)整層、金屬硬掩模層，以及上覆層，形成晶片； 執(zhí)行步驟S2 :在所述上覆層表面涂覆所述光阻并光刻、刻蝕，所述金屬互連區(qū)的刻蝕停止在所述刻蝕調(diào)整層上，以形成所述金屬互連結(jié)構(gòu)的第一溝槽圖形； 執(zhí)行步驟S3 :在所述上覆層表面涂覆所述光阻并光刻、刻蝕，所述MOM電容區(qū)的刻蝕停止在所述緩沖層上，以形成MOM電容區(qū)的第二溝槽圖形； 執(zhí)行步驟S4 :互連通孔的圖形定義，所述互連通孔的圖形經(jīng)過光刻、刻蝕，并在部分刻蝕工藝下將所述互連通孔的圖形停留在所述低介電常數(shù)介質(zhì)層的預(yù)定深度，以減少所述互連通孔結(jié)構(gòu)在去除光阻時受到損傷； 執(zhí)行步驟S5 :去除所述光阻，以晶片表面的所述金屬硬掩模層為掩模層，對所述晶片進(jìn)行溝槽和互連通孔的一體化刻蝕，以形成位于所述金屬互連區(qū)的第一溝槽、位于所述MOM電容區(qū)的第二溝槽，以及互連通孔，所述第一溝槽的刻蝕深度低于所述第二溝槽的刻蝕深度，所述互連通孔刻蝕至所述低介電常數(shù)介質(zhì)層底部，并與所述襯底的金屬互連結(jié)構(gòu)相連； 執(zhí)行步驟S6 :在所述第一溝槽、第二溝槽，以及互連通孔中沉積擴(kuò)散阻擋層、銅籽晶層，以及銅填充層； 執(zhí)行步驟S7 :通過化學(xué)機(jī)械研磨去除所述冗余的銅填充層、擴(kuò)散阻擋層、金屬硬掩模層、刻蝕調(diào)整層，以及緩沖層，以同時獲得所述MOM電容結(jié)構(gòu)和所述雙層嵌入式金屬互連結(jié)構(gòu)。
2.如權(quán)利要求I所述的提高M(jìn)OM電容密度的方法，其特征在于，所述金屬互連結(jié)構(gòu)為金屬銅互連結(jié)構(gòu)。
3.如權(quán)利要求I所述的提高M(jìn)OM電容密度的方法，其特征在于，所述刻蝕阻擋層為摻氮的碳化硅。
4.如權(quán)利要求I所述的提高M(jìn)OM電容密度的方法，其特征在于，所述低介電常數(shù)介質(zhì)層的介電常數(shù)系數(shù)為2 4. 2。
5.如權(quán)利要求I所述的提高M(jìn)OM電容密度的方法，其特征在于，所述緩沖層為氧化硅。
6.如權(quán)利要求I所述的提高M(jìn)OM電容密度的方法，其特征在于，所述刻蝕調(diào)整層為致密的介質(zhì)材料，其材料為氧化硅、氮化硅、氮氧化硅，碳化硅至少其中之一。
7.如權(quán)利要求6所述的提高M(jìn)OM電容密度的方法，其特征在于，所述刻蝕調(diào)整層的沉積方式為化學(xué)氣相沉積，爐管熱生長及原子層沉積中的其中之一。
8.如權(quán)利要求I所述的提高M(jìn)OM電容密度的方法，其特征在于，所述刻蝕調(diào)整層的厚度由刻蝕選擇比和電容密度的提升量所決定。
9.如權(quán)利要求8所述的提高M(jìn)OM電容密度的方法，其特征在于，所述刻蝕調(diào)整層為氮化硅，所述刻蝕調(diào)整層的厚度范圍為5 500納米。
10.如權(quán)利要求I所述的提高M(jìn)OM電容密度的方法，其特征在于，所述金屬硬掩模層為氮化鈦。
11.如權(quán)利要求I所述的提高M(jìn)OM電容密度的方法，其特征在于，所述上覆層為氧化硅。
全文摘要
一種提高M(jìn)OM電容密度的方法，包括執(zhí)行步驟S1在襯底上沉積刻蝕阻擋層、低介電常數(shù)介質(zhì)層、緩沖層、刻蝕調(diào)整層、金屬硬掩模層、上覆層；執(zhí)行步驟S2金屬互連區(qū)的刻蝕停止在所述刻蝕調(diào)整層上形成第一溝槽圖形；執(zhí)行步驟S3MOM電容區(qū)的刻蝕停止在所述緩沖層上形成第二溝槽圖形；執(zhí)行步驟S4互連通孔的圖形定義；執(zhí)行步驟S5溝槽和互連通孔的一體化刻蝕；執(zhí)行步驟S6沉積擴(kuò)散阻擋層、銅籽晶層，以及銅填充層；執(zhí)行步驟S7獲得MOM電容結(jié)構(gòu)和金屬互連結(jié)構(gòu)。通過本發(fā)明所述提高M(jìn)OM電容目的的方法，在保證不影響所述雙嵌入式金屬互連結(jié)構(gòu)溝槽深度和所述互連通孔高度的情況下，可以使所述MOM電容區(qū)的低介電常數(shù)介質(zhì)層的厚度降低，從而達(dá)到提升電容密度，改善MOM電容性能的目的。
文檔編號H01L21/768GK102800568SQ201210335529
公開日2012年11月28日 申請日期2012年9月11日 優(yōu)先權(quán)日2012年9月11日
發(fā)明者張亮 申請人:上海華力微電子有限公司