專利名稱：氧化錳基電阻型存儲(chǔ)器與銅互連后端工藝集成的方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體存儲(chǔ)器技術(shù)領(lǐng)域，具體涉及基于MnSixOy存儲(chǔ)介質(zhì)層(0. 001 < χ彡2，2 < y彡5)的電阻型存儲(chǔ)器(Resistive Memory)，尤其涉及基于MnSixOy存儲(chǔ)介質(zhì)層的電阻型存儲(chǔ)器與銅互連后端工藝集成的方法。
背景技術(shù)：
存儲(chǔ)器在半導(dǎo)體市場(chǎng)中占有重要的地位，由于便攜式電子設(shè)備的不斷普及，不揮發(fā)存儲(chǔ)器在整個(gè)存儲(chǔ)器市場(chǎng)中的份額也越來(lái)越大，其中90%以上的份額被FLASH(閃存) 占據(jù)。但是由于存儲(chǔ)電荷的要求，F(xiàn)LASH的浮柵不能隨技術(shù)代發(fā)展無(wú)限制減薄，有報(bào)道預(yù)測(cè) FLASH技術(shù)的極限在32nm左右，這就迫使人們尋找性能更為優(yōu)越的下一代不揮發(fā)存儲(chǔ)器。 最近電阻型轉(zhuǎn)換存儲(chǔ)器件(Resistive Switching Memory)因?yàn)槠涓呙芏取⒌统杀?、可突破技術(shù)代發(fā)展限制的特點(diǎn)引起高度關(guān)注，所使用的材料有相變材料、摻雜的SrfrO3、鐵電材料 H^rTiO3、鐵磁材料^vxCaxMnO3、二元金屬氧化物材料、有機(jī)材料等。電阻型存儲(chǔ)器(Resistive Memory)是通過(guò)電信號(hào)的作用、使存儲(chǔ)介質(zhì)在高電阻狀態(tài)(High Resistance State, HRS)和低電阻(Low Resistance State, LRS)狀態(tài)之間可逆轉(zhuǎn)換，從而實(shí)現(xiàn)存儲(chǔ)功能。電阻型存儲(chǔ)器使用的存儲(chǔ)介質(zhì)材料可以是各種半導(dǎo)體金屬氧化物材料，例如，氧化銅、氧化鈦、氧化鎢等。同時(shí)，我們注意到，氧化錳(MnOz，1 < ζ彡3)材料作為兩元金屬氧化物中的一種，SenZhang 等人在 J. Phys. D :Appl. Phys. 42(2009)中的題為 “Resistive switchingcharacteristics of MnOz-based ReRAM” 的文中報(bào)道了 MnOz 的電阻轉(zhuǎn)換特性， 因此其作為電阻型存儲(chǔ)器的存儲(chǔ)介質(zhì)。并從中可以看到，基于MnOz的電阻型存儲(chǔ)器的低阻態(tài)電阻小于100歐姆，因此，其必然會(huì)導(dǎo)致其在低電阻狀態(tài)時(shí)電流較大，限定了該電阻型存儲(chǔ)的低功耗應(yīng)用。進(jìn)一步，隨著半導(dǎo)體工藝技術(shù)的發(fā)展，關(guān)鍵尺寸不斷減小，電阻型存儲(chǔ)器技術(shù)必然需要延伸至45納米(nm)工藝節(jié)點(diǎn)以后。Cu、W等材料由于晶粒尺寸的限制，其相應(yīng)的氧化物做存儲(chǔ)介質(zhì)時(shí)會(huì)導(dǎo)致漏電流較大，從而增加功耗，不能有效地在45nm及32nm階段取代 Flash。并且在45納米和32納米工藝節(jié)點(diǎn)，分別要求阻擋層厚度降到4. 9nm和3. 6nm，深寬比也進(jìn)一步加大，傳統(tǒng)的Ti/TiN、Ta/TaN等無(wú)法滿足其要求，因此，氧化鈦、氧化鉭等存儲(chǔ)介質(zhì)在銅互連后端的應(yīng)用也會(huì)受到工藝限制。而在45納米工藝節(jié)點(diǎn)以后，銅擴(kuò)散阻擋材料將可能廣泛應(yīng)用錳硅氧化合物材料， 其具有電阻率低、可有效阻擋銅擴(kuò)散、抗電遷移好、厚度超薄、可靠性好的優(yōu)點(diǎn)。綜合以上現(xiàn)有技術(shù)，有必要提出一種能與45納米或者45納米以下工藝節(jié)點(diǎn)銅互連后端工藝集成以制備氧化錳基電阻型存儲(chǔ)器的方法。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問(wèn)題是，提出一種氧化錳基電阻型存儲(chǔ)器與銅互連后端工藝集成的方法。為解決以上技術(shù)問(wèn)題，本發(fā)明提供的氧化錳基電阻型存儲(chǔ)器與銅互連后端工藝集成的方法包括以下步驟(1)構(gòu)圖形成阻擋層為錳硅氧化合物層的銅引線；(2)在所述銅引線上覆蓋沉積蓋帽層；(3)構(gòu)圖刻蝕所述蓋帽層形成孔洞以暴露欲形成MnSixOy存儲(chǔ)介質(zhì)層的銅引線區(qū)域；(4)在所述蓋帽層的孔洞中填充錳金屬層；(5)對(duì)所述錳金屬層進(jìn)行硅化處理以形成MnSi化合物層；(6)對(duì)所述MnSi化合物層進(jìn)行氧化處理以形成MnSixOy存儲(chǔ)介質(zhì)層；(7)在所述MnSixOy存儲(chǔ)介質(zhì)層之上構(gòu)圖形成上電極；(8)繼續(xù)銅互連后端工藝以形成銅栓塞和下一層銅引線；其中，0.001 < χ 彡 2，2 < y 彡 5。作為較佳實(shí)施方案，所述銅互連后端工藝為45納米工藝節(jié)點(diǎn)工藝或者45納米以下工藝節(jié)點(diǎn)工藝。作為較佳技術(shù)方案，具體地，所述步驟(1)包括以下步驟(Ia)在所述溝槽中沉積銅錳合金籽晶層；(Ib)然后電鍍銅；(Ic)對(duì)銅和所述銅錳合金籽晶層進(jìn)行退火；(Id)平坦化以去除多余的銅以及銅引線表面的氧化銅和氧化錳。根據(jù)本發(fā)明所提供的方法，其中，所述硅化可以是在含硅的氣體中硅化、在硅等離子體中硅化或者硅的離子注入硅化。所述氧化可以是等離子氧化、熱氧化、離子注入氧化之一種。根據(jù)本發(fā)明所提供的方法的一實(shí)施方案，所述上電極為TaN、Ta、TiN、Ti、W、Al、Ni、 Co或Mn金屬層，或者為以上金屬層中幾種所組成的復(fù)合層。所述錳金屬層通過(guò)濺射、蒸發(fā)或者電鍍沉積獲得，所述錳金屬層的厚度范圍為約 0. 5納米至約50納米。所述MnSixOy存儲(chǔ)介質(zhì)層可以是MnOz中摻Si形成的存儲(chǔ)介質(zhì)層，其中，1 < ζ彡3?；蛘咚鯩nSixOy存儲(chǔ)介質(zhì)層是MnOz與氧化硅的納米復(fù)合層，其中，1 < ζ彡3。根據(jù)本發(fā)明所提供的方法的一實(shí)施方案，所述銅互連后端工藝采用雙大馬士革工藝。本發(fā)明的技術(shù)效果是，通過(guò)將氧化錳基電阻型存儲(chǔ)器與銅互連后端工藝集成， MIM(金屬-介質(zhì)層-金屬)結(jié)構(gòu)的電阻型存儲(chǔ)器嵌入到邏輯電路的銅互連后端結(jié)構(gòu)中，尤其可以嵌入45納米或者45納米工藝節(jié)點(diǎn)以下的銅互連后端結(jié)構(gòu)中。因此，可以實(shí)現(xiàn)邏輯工藝與存儲(chǔ)器制造工藝完美兼容，降低制備成本低。另一方面，對(duì)于氧化錳基的電阻型存儲(chǔ)器，由于采用對(duì)錳金屬層先硅化后氧化的工藝，氧化的速度相對(duì)較慢，工藝可控性更強(qiáng)， MnSixOy存儲(chǔ)介質(zhì)層的良率及可靠性提高；并且由于MnSi的相對(duì)致密性特點(diǎn)，氧化后的 MnSixOy存儲(chǔ)介質(zhì)層也相對(duì)普通的錳的氧化物更加致密，從而，其高阻態(tài)和低阻態(tài)的電阻都得以提高(尤其是低阻態(tài)的電阻)，減低了存儲(chǔ)器單元的功耗。


圖1是按照本發(fā)明提供的氧化錳基電阻型存儲(chǔ)器與銅互連后端工藝集成的方法所制備的電阻型存儲(chǔ)器的結(jié)構(gòu)示意圖。圖2是采用常規(guī)大馬士革銅互連工藝、進(jìn)行到第一層銅布線制作開(kāi)始的結(jié)構(gòu)示意圖。圖3是形成銅引線后的結(jié)構(gòu)示意圖。圖4是在銅引線后覆蓋蓋帽層后的結(jié)構(gòu)示意圖。圖5是構(gòu)圖刻蝕蓋帽層后暴露部分銅引線區(qū)域的結(jié)構(gòu)示意圖。圖6是在蓋帽層的孔洞中填充錳金屬層后的結(jié)構(gòu)示意圖。圖7是以蓋帽層的孔洞中的錳金屬層被硅化處理形成MnSi化合物層的結(jié)構(gòu)示意圖。圖8是MnSixOy存儲(chǔ)介質(zhì)層形成后的結(jié)構(gòu)示意圖。圖9是在MnSixOy存儲(chǔ)介質(zhì)層上構(gòu)圖形成上電極后的結(jié)構(gòu)示意圖。圖10是在上電極之上覆蓋形成保護(hù)介質(zhì)層后的結(jié)構(gòu)示意圖。圖11是在所述保護(hù)介質(zhì)上覆蓋形成用以形成銅栓塞和銅引線的介質(zhì)層后的結(jié)構(gòu)示意圖。圖12是銅栓塞和銅引線形成后的結(jié)構(gòu)示意圖。
具體實(shí)施例方式在下文中結(jié)合圖示在參考實(shí)施例中更完全地描述本發(fā)明，本發(fā)明提供優(yōu)選實(shí)施例，但不應(yīng)該被認(rèn)為僅限于在此闡述的實(shí)施例。在圖中，為了清楚放大了層和區(qū)域的厚度， 但作為示意圖不應(yīng)該被認(rèn)為嚴(yán)格反映了幾何尺寸的比例關(guān)系。在此參考圖是本發(fā)明的理想化實(shí)施例的示意圖，本發(fā)明所示的實(shí)施例不應(yīng)該被認(rèn)為僅限于圖中所示的區(qū)域的特定形狀，而是包括所得到的形狀，比如制造引起的偏差。例如干法刻蝕得到的曲線通常具有彎曲或圓潤(rùn)的特點(diǎn)，但在本發(fā)明實(shí)施例圖示中，均以矩形表示，圖中的表示是示意性的，但這不應(yīng)該被認(rèn)為限制本發(fā)明的范圍。圖1所示為按照本發(fā)明提供的氧化錳基電阻型存儲(chǔ)器與銅互連后端工藝集成的方法所制備的電阻型存儲(chǔ)器的結(jié)構(gòu)示意圖。如圖1所示，氧化錳基電阻型器集成銅互連結(jié)構(gòu)中，從而可以實(shí)現(xiàn)存儲(chǔ)器和CMOS邏輯電路集成制作。該氧化錳基電阻型存儲(chǔ)器采用 MnSixOy作為存儲(chǔ)介質(zhì)層，其中x、y反應(yīng)了 MruSi和0之間的化學(xué)計(jì)量比，0. 001 < χ ^ 2， 2 < y彡5。因此，MnSixOy存儲(chǔ)介質(zhì)層503也可以理解為包含硅摻雜的氧化錳基存儲(chǔ)介質(zhì)層。在該實(shí)施例中，MnSixOy存儲(chǔ)介質(zhì)層503是形成于銅互連結(jié)構(gòu)中的銅引線203a之上、銅栓塞303a之下，并且還在銅栓塞303a和MnSixOy存儲(chǔ)介質(zhì)層503之間形成了可選的上電極209。優(yōu)選地，圖中所示銅互連結(jié)構(gòu)是基于45納米工藝節(jié)點(diǎn)或者45納米工藝節(jié)點(diǎn)以下所形成的銅互連結(jié)構(gòu)，其中，擴(kuò)散阻擋層均采用錳硅氧(MnSiO)化合物薄膜層，該錳硅氧化合物薄膜層主要用來(lái)阻止銅向介質(zhì)層中擴(kuò)散，其具體材料結(jié)構(gòu)或者成份比不同于MnSixOy存儲(chǔ)介質(zhì)層503。如圖1所示，PMD層100形成MOS器件之上，它可以是摻磷的氧化硅PSG等介質(zhì)材料，在PMD層100中形成鎢栓塞10 和102b，鎢栓塞連接第一層Cu引線和襯底000上的MOS管源極或者漏極。鎢栓塞和PMD介質(zhì)層100之間為防止鎢擴(kuò)散的擴(kuò)散阻擋層101，可以是TaN、Ta/TaN復(fù)合層或是Ti/TiN復(fù)合層，或是其它起到同樣作用的導(dǎo)電材料，如TiSiN、 WNx、WNxCy、Ru、TiZr/TiZrN等。鎢引線102上部為Cu引線203。Cu引線與W引線之間為防止Cu擴(kuò)散的擴(kuò)散阻擋層。在圖1所示實(shí)施例中，銅引線503a為電阻型存儲(chǔ)器的下電極。MnSixOy存儲(chǔ)介質(zhì)層503是通過(guò)對(duì)錳金屬層先硅化后氧化的工藝形成，MnSixOy存儲(chǔ)介質(zhì)層503的厚度范圍為0. 5nm 50nm，例如可以是lnm。通過(guò)將MnSi化合物層502暴露于氧氣氛中，或者暴露于氧等離子體中，MnSi化合物層中的Mn會(huì)不斷與0反應(yīng)生成MnOz 化合物(1 < ζ < 3)，原先的Si元素以硅或氧化硅的形式存在于MnOz化合物材料中形成 MnSixOy存儲(chǔ)介質(zhì)，也即包含硅摻雜的氧化錳基存儲(chǔ)介質(zhì)層503。MnSixOy存儲(chǔ)介質(zhì)層503 中，根據(jù)Si的存在形式，其包含硅摻雜的氧化錳基存儲(chǔ)介質(zhì)可以是MnOz材料中摻Si的存儲(chǔ)介質(zhì)，也可以理解是MnOz與氧化硅的納米復(fù)合層。MnSixOy存儲(chǔ)介質(zhì)層中的硅元素的質(zhì)量百分比含量范圍為0. 001%-60%，具體與MnSi層的化學(xué)計(jì)量比、以及氧化的工藝條件參數(shù)有關(guān)，優(yōu)選地，MnSixOy存儲(chǔ)介質(zhì)層中的硅元素的質(zhì)量百分比含量范圍為0. 1 %、1 % ；并且 Si在MnSixOy存儲(chǔ)介質(zhì)層503中的質(zhì)量百分比分布并不一定是均勻的。例如，有可能是從上表面向下表面Si元素以質(zhì)量百分比梯度遞減的形式分布于MnSixOy存儲(chǔ)介質(zhì)503中；也有可能是Si元素相對(duì)集中分布于MnSixOy存儲(chǔ)介質(zhì)503的上表面和下表面之間一物理層區(qū)域，例如，MnSixOy存儲(chǔ)介質(zhì)503的上表層為MnOz、中間層存在一含硅層的MnOz、下表層為MnOz，但其上表層、中間層、下表層之間并沒(méi)有明確的物理界限，因此都是同為MnSixOy 存儲(chǔ)介質(zhì)層503。硅元素在MnSixOy存儲(chǔ)介質(zhì)層503中的具體分布形式并不受本發(fā)明限制。 進(jìn)一步需要說(shuō)明的是，MnSixOy存儲(chǔ)介質(zhì)層503中除了包括Si元素外，還可以包括其他摻雜元素，例如，如果在氧化過(guò)程中，氧化的氣體中還通入除氧之外的其他活性氣體如含F(xiàn)的氣體，則MnOz基存儲(chǔ)介質(zhì)中除含有Si外還摻有F，具體MnSixOy存儲(chǔ)介質(zhì)層503的其它摻雜成份不受本發(fā)明實(shí)施例限制，其與氧化的工藝條件有關(guān)。上電極207覆蓋MnSixOy基存儲(chǔ)介質(zhì)層206，可以為TaN、Ta、TiN、Ti、W、Cu、Ni、 Co、Mn等導(dǎo)電材料，或者可以為以上導(dǎo)電材料所組成的復(fù)合層。上電極207的上方為采用大馬士革工藝制作的銅栓塞303a，銅栓塞303a的底部與上電極207直接連接?；ヂ?lián)線周圍為層間介質(zhì)層202、301，可以為各種low k材料，如SiCOH等。圖2至圖12所示以結(jié)構(gòu)示意圖示意說(shuō)明了氧化錳基電阻型存儲(chǔ)器與銅互連后端工藝集成的方法。以下具體結(jié)合圖2至圖12對(duì)該發(fā)明的方法具體進(jìn)行說(shuō)明。步驟S10，提供常規(guī)的大馬士革銅互連工藝中準(zhǔn)備制作銅引線的結(jié)構(gòu)。如圖2所示，圖2所示為采用常規(guī)大馬士革銅互連工藝、進(jìn)行到第一層銅布線制作開(kāi)始的結(jié)構(gòu)示意圖。在該實(shí)施例中，優(yōu)選地，采用常規(guī)的雙大馬士革工藝?？涛g終止層201 和層間介質(zhì)(IMD) 202沉積結(jié)束后，在刻蝕終止層201和層間介質(zhì)層(IMD) 202中構(gòu)圖刻蝕形成用于形成銅引線的溝槽2021。如圖2所示，100為PMD層，是指第一層布線與MOS器件之間的介質(zhì)層，它可以是摻磷的氧化硅等介質(zhì)材料；在PMD層100中形成鎢栓塞10 和 102b，鎢栓塞10 和102b用于連接第一層Cu引線和MOS管源極或漏極。鎢栓塞和PMD介質(zhì)層100之間為防止鎢擴(kuò)散的擴(kuò)散阻擋層101，可以是TaN、Ta/TaN復(fù)合層或是Ti/TiN復(fù)合層，或是其它起到同樣作用的導(dǎo)電材料，如TiSiN、WNx、WNxCy、Ru、TiZr/TiZrN等；鎢引線上方覆蓋密封層或刻蝕終止層201，可以為SiN、SiC，或起到同樣作用的其他材料；刻蝕終
6止層上方為互連線介質(zhì)層，可以為FSG，USG等low k材料，也可以為其他起到同樣作用的材料。步驟S20，構(gòu)圖形成阻擋層為錳硅氧化合物的銅引線。參考圖3所示，圖3所示為形成銅引線后的結(jié)構(gòu)示意圖。該步驟中，優(yōu)選地，采用以下方法步驟形成阻擋層O04a、204b)為錳硅氧化合物的銅引線O03a、20;3b)S201，在溝槽中沉積銅錳合金籽晶層；沉積CuMn合金籽晶層可以通過(guò)濺射、電子束蒸發(fā)、原子層淀積或者電鍍等工藝方式進(jìn)行；沉積CuMn合金籽晶層的目的是為了在后面的退火過(guò)程中Mn擴(kuò)散到側(cè)壁與側(cè)壁的 SiO反應(yīng)形成超薄的錳硅氧化合物以用作阻擋層，同時(shí)該層還可以誘導(dǎo)電鍍銅結(jié)晶；CuMn 合金籽晶層的厚度范圍為5納米到100納米，優(yōu)選地，約為IOnm ；銅錳合金中Mn的原子含量為0. 05%到20%。S202,電鍍銅；S203，對(duì)銅和銅錳合金層進(jìn)行退火；在該實(shí)施例中，退火工藝的作用有三個(gè)方面第一方面，可以消除CuMn合金籽晶層和電鍍銅中的缺陷，減小銅引線的電阻率；第二方面，可以促使CuMn合金籽晶層中錳原子擴(kuò)散到側(cè)壁與側(cè)壁的SiO反應(yīng)形成超薄的錳硅氧化合物，從而形成MnSiO化合物的阻擋層(20 和204b)；第三方面，可以促使未與側(cè)壁SiO反應(yīng)的Mn原子擴(kuò)散到Cu表面形成 MnOz (1 < ζ彡3)，從而去除了銅引線中多余的Mn原子。以上方法形成的阻擋層MnSiO化合物層較現(xiàn)有的Ta/TaN阻擋層更薄、制備工藝簡(jiǎn)單、均勻性更好，可以增大Cu在溝槽中的比例，有效減小互連電阻，從而減小互連延遲；非常適合于40納米或者45納米以下工藝節(jié)點(diǎn)的銅互連工藝。S204，平坦化以去除多余的銅以及銅引線表面的氧化銅和氧化錳。
步驟S30，在銅引線上覆蓋沉積蓋帽層。參考圖4所示，圖4所示為在銅引線后覆蓋蓋帽層后的結(jié)構(gòu)示意圖。在銅栓塞230a 和203b上覆蓋一層蓋帽層205，蓋帽層205可以為Si3N4、SiON, SiCN, SiC、Si02或者包含其中之一的復(fù)合層。在該實(shí)施例中，有的銅引線只用作邏輯電路而不形成存儲(chǔ)器，例如銅引線20北，而有的銅引線上同時(shí)形成存儲(chǔ)器，例如，203a。在后續(xù)的步驟中，蓋帽層205可以用來(lái)保護(hù)不需要形成MnSixOy存儲(chǔ)介質(zhì)層的Cu栓塞20 。步驟S40，構(gòu)圖刻蝕蓋帽層形成孔洞以暴露欲形成MnSixOy存儲(chǔ)介質(zhì)層的銅引線區(qū)域。參考圖5所示，圖5所示為構(gòu)圖刻蝕蓋帽層后暴露部分銅引線區(qū)域的結(jié)構(gòu)示意圖。 在該實(shí)施例中，孔洞103把銅引線203a暴露，為下一步形成存儲(chǔ)介質(zhì)層做準(zhǔn)備，孔洞103的面積大小與圖形與欲形成的MnSixOy存儲(chǔ)介質(zhì)層的面積大小一致。步驟S50，在所述蓋帽層的孔洞中填充錳金屬層。參考圖6所示，圖6所示為在蓋帽層的孔洞中填充錳金屬層后的結(jié)構(gòu)示意圖。其中，首先覆蓋Mn金屬，其可以采用濺射，蒸發(fā)，電鍍等方式；然后采用平坦化工藝去除蓋帽層上多余的Mn金屬形成Mn金屬層501，例如，采用化學(xué)機(jī)械研磨(CMP)的平坦化工藝，其中以蓋帽層作為研磨終止層。Mn金屬層501的厚度與蓋帽層的厚度相關(guān)，其厚度范圍可以為約0. 5nm至約50nm，優(yōu)選地為約5nm。
步驟S60，對(duì)所述錳金屬層進(jìn)行硅化處理以形成MnSi化合物層。參考圖7所示，圖7所示為以蓋帽層的孔洞中的錳金屬層被硅化處理形成MnSi化合物層502的結(jié)構(gòu)示意圖。MnSi化合物層502是通過(guò)對(duì)暴露的錳金屬層501進(jìn)行硅化處理形成。其硅化的方法主要有(1)高溫的含硅氣體中硅化( 高溫硅等離子體下硅化(3) 硅的離子注入的方法硅化。以第(1)種硅化方法為例，通過(guò)在一定高溫O00攝氏度一 600 攝氏度)下，Mn金屬層501暴露于含硅的氣體中，Mn金屬與氣體發(fā)生化學(xué)反應(yīng)，硅化生成 MnSi化合物層。在該實(shí)施例中，含硅的氣體可以是SiH4、SiH2C12、Si (CH3)4等氣體，化學(xué)反應(yīng)的恒定氣壓小于20Τοπ·(托)。可以在加熱的條件下，在硅烷(SiH4)氣氛下進(jìn)行，溫度可以為100-500°C，硅烷濃度可以為0.01%-30%。在第(3)種方法中，硅的離子注入時(shí)， 蓋帽層205同時(shí)起掩模層的作用，以保護(hù)不需要在其上形成MnSixOy存儲(chǔ)介質(zhì)層的銅引線 203b。步驟S70，對(duì)所述MnSi化合物層進(jìn)行氧化處理以形成MnSixOy存儲(chǔ)介質(zhì)層。參考圖8，圖8所示為MnSixOy存儲(chǔ)介質(zhì)層形成后的結(jié)構(gòu)示意圖。將圖7所示的MnSi化合物層502進(jìn)行氧化處理，形成MnSixOy存儲(chǔ)介質(zhì)層503。 在該實(shí)施例中，氧化處理的方法有等離子氧化、熱氧化或者離子注入氧化。在氧化處理時(shí)， 蓋帽層205同時(shí)起掩模層的作用，以保護(hù)不需要在其上形成MnSixOy存儲(chǔ)介質(zhì)層的銅引線 20北。MnSixOy存儲(chǔ)介質(zhì)層503的厚度范圍為0. 5nm 50nm，例如可以是lnm。該氧化方法具有自對(duì)準(zhǔn)的特點(diǎn)(MnSixOy存儲(chǔ)介質(zhì)層的圖形與MnSi化合物層502對(duì)準(zhǔn))。通過(guò)將MnSi 化合物層502暴露于氧氣氛中，或者暴露于氧等離子體中，MnSi化合物層中的Mn會(huì)不斷與 0反應(yīng)生成MnOz化合物(1 < ζ彡3)，原先的Si元素以硅或氧化硅的形式存在于MnOz化合物材料中形成MnSixOy存儲(chǔ)介質(zhì)，也即包含硅摻雜的氧化錳基存儲(chǔ)介質(zhì)層503。MnSixOy 存儲(chǔ)介質(zhì)層503中，根據(jù)Si的存在形式，其包含硅摻雜的氧化錳基存儲(chǔ)介質(zhì)可以是MnOz材料中摻Si的存儲(chǔ)介質(zhì)，也可以理解是MnOz與氧化硅的納米復(fù)合層。MnSixOy存儲(chǔ)介質(zhì)層中的硅元素的質(zhì)量百分比含量范圍為0. 001%-60%，具體與MnSi層的化學(xué)計(jì)量比、以及氧化的工藝條件參數(shù)有關(guān)，優(yōu)選地，MnSixOy存儲(chǔ)介質(zhì)層中的硅元素的質(zhì)量百分比含量范圍為 0. 1 %、1 % ；并且Si在MnSixOy存儲(chǔ)介質(zhì)層503中的質(zhì)量百分比分布并不一定是均勻的。例如，有可能是從上表面向下表面Si元素以質(zhì)量百分比梯度遞減的形式分布于MnSixOy存儲(chǔ)介質(zhì)503中；也有可能是Si元素相對(duì)集中分布于MnSixOy存儲(chǔ)介質(zhì)503的上表面和下表面之間一物理層區(qū)域，例如，MnSixOy存儲(chǔ)介質(zhì)503的上表層為MnOz、中間層存在一含硅層的 MnOz、下表層為MnOz，但其上表層、中間層、下表層之間并沒(méi)有明確的物理界限，因此都是同為MnSixOy存儲(chǔ)介質(zhì)層503。硅元素在MnSixOy存儲(chǔ)介質(zhì)層503中的具體分布形式并不受本發(fā)明限制。進(jìn)一步需要說(shuō)明的是，MnSixOy存儲(chǔ)介質(zhì)層503中除了包括Si元素外，還可以包括其他摻雜元素，例如，如果在氧化過(guò)程中，氧化的氣體中還通入除氧之外的其他活性氣體如含F(xiàn)的氣體，則MnOz基存儲(chǔ)介質(zhì)中除含有Si外還摻有F，具體MnSixOy存儲(chǔ)介質(zhì)層 503的其它摻雜成份不受本發(fā)明實(shí)施例限制，其與氧化的工藝條件有關(guān)。步驟S80，在MnSixOy存儲(chǔ)介質(zhì)層之上構(gòu)圖形成上電極。參考圖9，圖9所示為在MnSixOy存儲(chǔ)介質(zhì)層上構(gòu)圖形成上電極后的結(jié)構(gòu)示意圖。 沉積上電金屬層后構(gòu)圖形成上電極207，上電極材料種類可以為TaN、Ta、TiN, Ti、W、Al、Ni、 Co或Mn等導(dǎo)電材料，或者為以上導(dǎo)電材料所組成的復(fù)合層結(jié)構(gòu)。沉積上電金屬層可以通過(guò)反應(yīng)濺射、PECVD、電子束蒸發(fā)等方式實(shí)現(xiàn)，構(gòu)圖方法可以通過(guò)光刻的方法實(shí)現(xiàn)。步驟S90，在所述上電極之上覆蓋形成保護(hù)介質(zhì)層。參考圖10，圖10所示為在上電極之上覆蓋形成保護(hù)介質(zhì)層后的結(jié)構(gòu)示意圖。保護(hù)介質(zhì)層208同時(shí)覆蓋上電極207和蓋帽層205。保護(hù)介質(zhì)層208可以避免上電極207在后續(xù)的介質(zhì)層沉積過(guò)程中被氧化等。步驟S100，通過(guò)大馬士革工藝形成銅栓塞以及另一層銅引線。參考圖11和圖12，圖11所示為在所述保護(hù)介質(zhì)上覆蓋形成用以形成銅栓塞和銅引線的介質(zhì)層后的結(jié)構(gòu)示意圖，圖12所示為銅栓塞和銅引線形成后的結(jié)構(gòu)示意圖。該步驟中，首先在保護(hù)介質(zhì)層208上沉積層間介質(zhì)層301和第二蓋帽層302，然后再通過(guò)常規(guī)的雙大馬士革工藝形成用以形成銅栓塞的通孔(Via)以及溝槽，然后，形成銅栓塞以及另一層銅引線。在形成銅栓塞和銅引線的過(guò)程中可以采用類似以上所述步驟S201至204的方法。進(jìn)行常規(guī)的大馬士革工藝，需要指出的是，在制作擴(kuò)散阻擋層時(shí)，與圖3所采用工藝步驟相同，即沉積一層CuMn合金籽晶層，電鍍銅，然后在空氣中或含氧氛圍中進(jìn)行退火， 消除Cu內(nèi)部缺陷及未與側(cè)壁SiO反應(yīng)的殘余Mn原子，然后進(jìn)行化學(xué)機(jī)械拋光，去除銅線表面氧化物至此，基于MnSixOy存儲(chǔ)介質(zhì)層的電阻型存儲(chǔ)器與銅互連后端工藝集成的方法基本完成。需要說(shuō)明的是，以上方法過(guò)程中只是示意性地說(shuō)明了在第一層銅引線上形成氧化錳基電阻型存儲(chǔ)器，但是，氧化錳基電阻型存儲(chǔ)器不限于在第一層銅引線上或者不限于只在第一層銅引線上形成，例如還可以在第二層銅引線、第三層銅引線上形成，本領(lǐng)域技術(shù)人員可以根據(jù)具體要求選擇。另外，銅互連結(jié)構(gòu)中集成的氧化錳基電阻型存儲(chǔ)器的數(shù)量也不限于圖示中的一個(gè)，具體可以根據(jù)電路設(shè)計(jì)的需要選擇。需要說(shuō)明的是，以上實(shí)施例的銅互連后端工藝中，優(yōu)選地采用了雙大馬士革工藝。 但是，本發(fā)明的與銅互連后端工藝的集成方法并不限于雙大馬士革工藝，例如，也可以為單大馬士革工藝。以上方法過(guò)程中，通過(guò)將氧化錳基電阻型存儲(chǔ)器與銅互連后端工藝集成，MIM(金屬-介質(zhì)層-金屬)結(jié)構(gòu)的電阻型存儲(chǔ)器嵌入到邏輯電路的銅互連后端結(jié)構(gòu)中，尤其可以嵌入45納米或者45納米工藝節(jié)點(diǎn)以下的結(jié)構(gòu)中。從而實(shí)現(xiàn)邏輯工藝與存儲(chǔ)器制造工藝完美兼容，降低制備成本低。另一方面，對(duì)于氧化錳基的電阻型存儲(chǔ)器，由于采用對(duì)錳金屬層先硅化后氧化的工藝，氧化的速度相對(duì)較慢，工藝可控性更強(qiáng)，MnSixOy存儲(chǔ)介質(zhì)層的良率及可靠性提高；并且由于MnSi的相對(duì)致密性特點(diǎn)，氧化后的MnSixOy存儲(chǔ)介質(zhì)層也相對(duì)普通的錳的氧化物更加致密，因此，其高阻態(tài)和低阻態(tài)的電阻都得以提高(尤其是低阻態(tài)的電阻)，減低了存儲(chǔ)器單元的功耗。以上例子主要說(shuō)明了本發(fā)明的工藝集成的方法。盡管只對(duì)其中一些本發(fā)明的實(shí)施方式進(jìn)行了描述，但是本領(lǐng)域普通技術(shù)人員應(yīng)當(dāng)了解，本發(fā)明可以在不偏離其主旨與范圍內(nèi)以許多其他的形式實(shí)施。因此，所展示的例子與實(shí)施方式被視為示意性的而非限制性的， 在不脫離如所附各權(quán)利要求所定義的本發(fā)明精神及范圍的情況下，本發(fā)明可能涵蓋各種的修改與替換。
權(quán)利要求
1.一種氧化錳基電阻型存儲(chǔ)器與銅互連后端工藝集成的方法，其特征在于，包括以下步驟(1)構(gòu)圖形成阻擋層為錳硅氧化合物層的銅引線；(2)在所述銅引線上覆蓋沉積蓋帽層；(3)構(gòu)圖刻蝕所述蓋帽層形成孔洞以暴露欲形成MnSixOy存儲(chǔ)介質(zhì)層的銅引線區(qū)域；(4)在所述蓋帽層的孔洞中填充錳金屬層；(5)對(duì)所述錳金屬層進(jìn)行硅化處理以形成MnSi化合物層；(6)對(duì)所述MnSi化合物層進(jìn)行氧化處理以形成MnSixOy存儲(chǔ)介質(zhì)層；(7)在所述MnSixOy存儲(chǔ)介質(zhì)層之上構(gòu)圖形成上電極；(8)繼續(xù)銅互連后端工藝以形成銅栓塞和下一層銅引線； 其中，0. 001 < X 彡 2，2 < y 彡 5。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述銅互連后端工藝為45納米工藝節(jié)點(diǎn)工藝或者45納米以下工藝節(jié)點(diǎn)工藝。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述步驟(1)包括以下步驟 (Ia)在所述溝槽中沉積銅錳合金籽晶層；(Ib)然后電鍍銅；(Ic)對(duì)銅和所述銅錳合金籽晶層進(jìn)行退火；(Id)平坦化以去除多余的銅以及銅引線表面的氧化銅和氧化錳。
4.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述硅化是在含硅的氣體中硅化、在硅等離子體中硅化或者硅的離子注入硅化。
5.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述氧化是等離子氧化、熱氧化、離子注入氧化之一種。
6.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述上電極為TaN、Ta、TiN、Ti、W、Al、Ni、 Co或Mn金屬層，或者為以上金屬層所組成的復(fù)合層。
7.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述錳金屬層通過(guò)濺射、蒸發(fā)、原子層淀積或者電鍍沉積獲得，所述錳金屬層的厚度范圍為約0. 5納米至約50納米。
8.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述MnSixOy存儲(chǔ)介質(zhì)層是MnOz中摻Si 形成的存儲(chǔ)介質(zhì)層，其中，1 < ζ ^ 3。
9.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述MnSixOy存儲(chǔ)介質(zhì)層是MnOz與氧化硅的納米復(fù)合層，其中，1 < ζ < 3。
10.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述銅互連后端工藝采用雙大馬士革工藝。
全文摘要
本發(fā)明屬于半導(dǎo)體存儲(chǔ)器技術(shù)領(lǐng)域，具體為一種氧化錳基電阻型存儲(chǔ)器與銅互連后端工藝集成的方法。該工藝集成的方法中，采用對(duì)銅引線上的蓋帽層中的錳金屬先硅化形成MnSi化合物層、在對(duì)該MnSi化合物層氧化以形成MnSixOy存儲(chǔ)介質(zhì)層，并且采用錳硅氧化合物層作為銅互連后端中銅引線的阻擋層。該方法具有易于與45納米或者45納米工藝節(jié)點(diǎn)以下銅互連后端工藝兼容的優(yōu)點(diǎn)，氧化錳基電阻型存儲(chǔ)器制備成本低，并且可靠性高、功耗低。
文檔編號(hào)H01L21/768GK102237309SQ20101016700
公開(kāi)日2011年11月9日 申請(qǐng)日期2010年5月6日 優(yōu)先權(quán)日2010年5月6日
發(fā)明者林殷茵, 田曉鵬 申請(qǐng)人:復(fù)旦大學(xué)