專利名稱：用于鈦硅化物制造工藝窗口的pMOS的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體組件，特別是關(guān)于一種用于鈦硅化物制造工藝窗口的P型金屬氧化物半導(dǎo)體(pMOS)的制作方法。
背景技術(shù)：
半導(dǎo)體工業(yè)已進階至超大型集成電路(ULSI)技術(shù)領(lǐng)域，且其維度已經(jīng)縮小到次微米，甚至納米的尺寸。隨著組件尺寸的縮小，其代價為寄生效應(yīng)將導(dǎo)致RC延遲及增加源極與漏極串聯(lián)電阻。熱載子為降低組件性能的其它重點，現(xiàn)有技術(shù)說明借助一離子布植法以高劑量氮摻雜入多晶硅化金屬柵極及硅基材，將改善深次微米組件的性能。為增加操作速度，自行對準金屬硅化物(salicide)制造工藝已被發(fā)展許多年，此技術(shù)用于達到減少柵極、源極與漏極電阻的目的，快速的操作速度為極短信道MOSFET的基本需求，M.T.Takagi等人提出一形成金屬硅化物制造工藝的方法于IEDM，Tech.Dig.，p.455，1996；自行對準金屬硅化物接觸制程為一普遍的方法用以減少柵極、漏極與源極的電阻，例如，一金屬層被濺鍍于基材與柵極上，在特定溫度范圍下執(zhí)行一快速熱回火(RTA)以使金屬與柵極和基材反應(yīng)，然后，一剝除步驟用于除去柵極側(cè)壁間隙壁上未反應(yīng)的金屬，如此，金屬硅化物層自行對準形成于柵極、源極與漏極區(qū)域上。但是在鈦硅化物制造工藝后，由于不良的TiSix-Si界面構(gòu)成，鈦硅化物的工藝過程會降低pMOS的性能，從而導(dǎo)致更高的層間電阻。(But the Ti-Salicide process can degrade pMOS performance due to formation of poorTiSix-Si interface，resulting in higher interface resistance，after Ti-Salicidation.)因此有必要提出一嶄新的方法制作具有Ti金屬硅化物的P型金屬氧化物半導(dǎo)體。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于提供一種用于鈦硅化物(Ti-salicide)制造工藝窗口的pMOS的制作方法。
本發(fā)明揭示一種用于Ti-salicide制造工藝窗口的pMOS制作方法，該方法包括如下步驟提供具有P井與N井形成于其中的底材；形成氧化層于該底材上作為一柵氧化層；形成一多晶硅層于該柵氧化層上；蝕刻該多晶硅層及該氧化層分別形成柵極結(jié)構(gòu)于該P井及該N井上；形成第一間隙壁于該柵極與該柵氧化層之側(cè)壁上；利用一離子布植法植入離子進入底材，如此形成輕摻雜源極(LDD)結(jié)構(gòu)鄰近柵極；利用第一光阻覆蓋于n井之上執(zhí)行第二離子布植法以制作nMOS的漏極與源極；之后去除第一光阻；形成第二間隙壁于第一間隙壁上；利用第二光阻遮蓋該n井區(qū)域以暴露出該p井區(qū)域；執(zhí)行第三次離子布植以制作pMOS的漏極與源極；以及去除該第二光阻。


圖1為一半導(dǎo)體底材的截面圖，說明依據(jù)本發(fā)明形成一LDD于半導(dǎo)體底材中的步驟。
圖2為一半導(dǎo)體底材的截面圖，說明依據(jù)本發(fā)明形成nMOS漏極與源極于半導(dǎo)體底材中的步驟。
圖3為一半導(dǎo)體底材的截面圖，說明依據(jù)本發(fā)明形成第二間隙壁的步驟。
圖4為一半導(dǎo)體底材的截面圖，說明依據(jù)本發(fā)明形成pMOS漏極與源極于半導(dǎo)體底材中的步驟。
具體實施例方式
本發(fā)明提出一種方法用以制造具有一自行對準金屬硅化物結(jié)構(gòu)的P型金屬氧化物半導(dǎo)體(pMOS)晶體管，詳細說明如下，并請參閱附圖。
參考圖1，使用具有<100>結(jié)晶方向的一底材(substrate)2為較佳實施例，底材包括多個場氧化區(qū)域(未標明)及雙井(P井與N井)預(yù)先形成于其中，在此實施例中，厚的場氧化(FOX)區(qū)域作為隔離的目的。一薄的氧化層4形成于底材2上作為一柵氧化層，在較佳實施例中，柵氧化層4由二氧化硅組成，利用一氧-蒸氣環(huán)境中溫度約在攝氏800至1100度下形成。在較佳實施例中，柵氧化層4的厚度約15至200。氧化硅層4形成之后，利用化學(xué)氣相沉積法沉積一摻雜多晶硅層6于柵氧化層4上，然后多晶硅層6、及氧化層4以蝕刻法蝕刻分別形成柵極結(jié)構(gòu)于P井及N井上。隨后一氧化層形成于包含柵極6與柵氧化層4的柵極結(jié)構(gòu)上，隨后利用非等向性蝕刻工藝回蝕氧化層，因此第一間隙壁8形成于柵極結(jié)構(gòu)的側(cè)壁上。參考圖1，利用一離子布植法植入離子進入底材，如此形成輕摻雜源極(LDD)結(jié)構(gòu)10鄰近柵極結(jié)構(gòu)，該LDD植入片使用磷作為nMOS LDD植入片(減少熱載體效應(yīng))和pMOS Halo植入片(減少穿通)。(This LDD implant uses“Phosphorus”to serve as nMOS LDDimplant(reduce hot carrier effect)and pMOS Halo implant(reduce punch through.)另外，由于上述工藝在整個晶圓上進行，平版印刷就不需要了。(Furthermore，nolitho step is needed since it is done on the whole wafer.)能量與布植劑量分別為約20～200KeV及1E12～1E15原子/平方厘米(The dosage is～1E12～1E15 1/cm^2，energy 20～200KeV，)此布植角度約為0-60度。
如圖2所示，執(zhí)行一高劑量離子布植法以布植離子入p井的底材2，如圖所示一光阻12覆蓋于n井之上。此布植形成nMOS的漏極與源極14(N+IMP)。能量與布植劑量分別為約如前所述或者P5至200KeV及1E13至1E16原子/平方厘米。之后去除光阻。接續(xù)于第一間隙壁(spacer)8上制作第二間隙壁16，同理，亦采用沉積介電膜后，利用蝕刻技術(shù)制作，如圖3所示。
接著參閱圖4，利用第二光阻18遮蓋n井區(qū)域以暴露出p井區(qū)域。最后執(zhí)行第三次離子布植制作Pmos的漏極與源極20。之后去除光阻18。能量與布植劑量分別為約B2至40KeV及1E13至1E16原子/平方厘米。此方法可以提供更深的p+植入(P+IMP)，更深更密的P+S/D有助于減少TiSix-Si層間電阻，第二間隙壁提供了更長的pMOS溝道長度以減少該更深/更密P+S/D引起的短通道效應(yīng)，從而改善了(The deeper and denser P+S/D can help to reduceTiSix-Si interface resistance，and the 2ndspacer provides longer pMOS channel lengthto reduce short channel effect by this deeper/denser P+S/D，thus improving the)鈦硅化物的制造工藝窗口(Ti salicide process window)。
后續(xù)步驟可以包含Ti salicide工藝過程。自行對準金屬硅化物(SALICIDE)技術(shù)被采用以減少柵極、源極與漏極的電阻。在一較特定溫度使金屬與多晶硅及底材反應(yīng)形成金屬硅化物層于柵極、源極與漏極上，因此金屬硅化物分別自行對準形成于柵極與底材上。
本發(fā)明以一較佳實施例說明如上，僅用于幫助了解本發(fā)明的實施，非用以限定本發(fā)明的保護范圍，而熟悉此領(lǐng)域的技術(shù)人員在領(lǐng)悟本發(fā)明的內(nèi)容后，在不脫離本發(fā)明的精神范圍內(nèi)，當(dāng)可作些許更動潤飾及等同的變化替換，其專利保護范圍應(yīng)當(dāng)以權(quán)利要求書所限定的范圍為準。
權(quán)利要求
1.一種用于鈦硅化物制造工藝窗口的pMOS制作方法，該方法包括如下步驟提供具有P井與N井形成于其中的底材；形成氧化層于該底材上作為一柵氧化層；形成一多晶硅層于該柵氧化層上；蝕刻該多晶硅層及該氧化層分別形成柵極結(jié)構(gòu)于該P井及該N井上；形成第一間隙壁于該柵極與該柵氧化層的側(cè)壁上；利用一離子布植法植入離子進入底材，如此形成輕摻雜源極結(jié)構(gòu)鄰近柵極；利用第一光阻覆蓋于n井之上執(zhí)行第二離子布植法以制作nMOS的漏極與源極；去除第一光阻；形成第二間隙壁于第一間隙壁上；利用第二光阻遮蓋該n井區(qū)域以暴露出該p井區(qū)域；執(zhí)行第三次離子布植以制作pMOS的漏極與源極；以及去除該第二光阻。
2.如權(quán)利要求1所述的用于鈦硅化物制造工藝窗口的pMOS制作方法，其特征在于，所述第一次離子布植的能量為20至200KeV。
3.如權(quán)利要求1所述的用于鈦硅化物制造工藝窗口的pMOS制作方法，其特征在于，所述第一次離子布植的劑量為1E12至1E15原子/平方厘米。
4.如權(quán)利要求1所述的用于鈦硅化物制造工藝窗口的pMOS制作方法，其特征在于，所述第一次離子布植的布植角度為0-60度。
5.如權(quán)利要求1所述的用于鈦硅化物制造工藝窗口的pMOS制作方法，其特征在于，所述第二次離子布植的能量為5至200KeV。
6.如權(quán)利要求1所述的用于鈦硅化物制造工藝窗口的pMOS制作方法，其特征在于，所述第二次離子布植的劑量為1E13至1E16原子/平方厘米。
7.如權(quán)利要求1所述的用于鈦硅化物制造工藝窗口的pMOS制作方法，其特征在于，所述第二次離子布植能量為2至40KeV。
8.如權(quán)利要求1所述的用于鈦硅化物制造工藝窗口的pMOS制作方法，其特征在于，所述第二次離子布植的劑量為1E13至1E16原子/平方厘米。
全文摘要
本發(fā)明提出利于鈦硅化物制造工藝窗口的P型金屬氧化物半導(dǎo)體(pMOS)制作方法，該方法包含提供具有P井與N井形成于其中的底材，之后形成氧化層于底材上作為一柵氧化層。一多晶硅層形成于柵氧化層上；蝕刻該多晶硅層及該氧化層分別形成柵極結(jié)構(gòu)于P井及N井上。第一間隙壁形成于柵極與柵氧化層的側(cè)壁上，利用一斜角離子布植法植入離子進入底材形成輕摻雜源極(LDD)，利用第一光阻覆蓋于n井之上執(zhí)行第二離子布植法以制作nMOS的漏極與源極。之后去除第一光阻。形成第二間隙壁于第一間隙壁上，利用第二光阻遮蓋該n井區(qū)域以暴露出該p井區(qū)域執(zhí)行第三次離子布植以制作pMOS的漏極與源極以及去除第二光阻。
文檔編號H01L21/70GK1635617SQ20031012292
公開日2005年7月6日 申請日期2003年12月29日 優(yōu)先權(quán)日2003年12月29日
發(fā)明者詹奕鵬, 丁永平 申請人:中芯國際集成電路制造(上海)有限公司