專利名稱：利用電子束制程增加界面附著性的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體制程，尤其涉及一種利用電子束制程增加界面附著性的方法，以防止在化學(xué)機(jī)械研磨制程(chemical mechanic polishing，CMP)中或封裝制程(packaging)中，介電層之間或介電層與金屬層間發(fā)生剝離的現(xiàn)象。
背景技術(shù)：
半導(dǎo)體集成電路的制程是將特定電路所需的各種電子組件和線路，縮小制作在一小面積基底上。其中，各個組件必須藉由適當(dāng)?shù)慕饘賰?nèi)聯(lián)機(jī)(interconnect)來作電性連接。而形成于最外側(cè)的金屬層再經(jīng)打線機(jī)(bonder)以金屬線將該金屬層連接于導(dǎo)架(lead frame)的相對應(yīng)的導(dǎo)腳，以作為內(nèi)部電路與外接信號導(dǎo)腳間的接口。
一般所謂金屬化制程(metallization)，是除了制作各層導(dǎo)線圖案之外，并藉由介層洞(contact/via)，以作為組件接觸區(qū)與導(dǎo)線之間，或是多層導(dǎo)線之間聯(lián)系的信道。隨集成電路的積集度增加，芯片表面無法提供足夠的面積來制作所需的內(nèi)聯(lián)機(jī)，因而多重金屬內(nèi)聯(lián)機(jī)的制作便成為集成電路所必須采用的方式，其中又以鑲嵌(damascene)制程為目前主要的金屬內(nèi)聯(lián)機(jī)制程。
習(xí)知的鑲嵌制程主要是在界定出連接內(nèi)聯(lián)機(jī)的鑲嵌結(jié)構(gòu)區(qū)域后，再在隔離內(nèi)聯(lián)機(jī)的介電層(例如蝕刻終止層/低介電材料層/介電抗反射層(dielectricanti-reflection coating，DARC)表面以及鑲嵌結(jié)構(gòu)的內(nèi)壁形成一擴(kuò)散阻障層，然后再以導(dǎo)電性較佳的金屬材料，例如銅、鋁、鎢、或鋁銅合金等填入上述鑲嵌結(jié)構(gòu)。最后，以化學(xué)機(jī)械研磨法(chemical mechanic polishing，CMP)將鑲嵌結(jié)構(gòu)外的多余金屬材料和阻障層研磨去除，完成內(nèi)聯(lián)機(jī)的制作。
然而，由于鑲嵌制程中各個介電層之間或是介電層與金屬層之間附著性不佳，在上述CMP制程以及后續(xù)封裝打線制程期間所產(chǎn)生的應(yīng)力將造成各層之間發(fā)生剝離(delamination)現(xiàn)象或是在介電層中發(fā)生龜裂，而使組件的可靠度降低。傳統(tǒng)上，為了解決附著性不佳的問題，通常會實施沉積前處理，例如熱處理、電漿處理、或是化學(xué)液浸泡。不幸地，這些處理容易對介電層或是金屬層造成損害，同樣不利于組件可靠度的提升。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于提供一種利用電子束制程增加界面附著性的方法，其藉由電子束照射在介電層之間界面或是介電層與金屬層間的界面，使其產(chǎn)生交聯(lián)(curing)作用，藉以改善界面附著性而防止在化學(xué)機(jī)械研磨制程中或封裝制程中，介電層之間或介電層與金屬層之間發(fā)生剝離或是龜裂的現(xiàn)象，進(jìn)而提升組件的可靠度。
根據(jù)上述目的，本發(fā)明提供一種利用電子束制程增加界面附著性的方法，包括下列步驟提供一基底；在該基底上形成一第一絕緣層；以及對該基底及該第一絕緣層的界面實施一第一電子束制程，使其產(chǎn)生交聯(lián)作用。
所述的利用電子束制程增加界面附著性的方法，其中該基底是一半導(dǎo)體基底。
所述的利用電子束制程增加界面附著性的方法，更包括在實施該第一電子束制程之后，在該第一絕緣層上形成一第二絕緣層的步驟。
所述的利用電子束制程增加界面附著性的方法，其中該第一及該第二絕緣層是相同的低介電材料層且該第一絕緣層厚度在10到5000埃的范圍而該第二絕緣層厚度在500到10000埃的范圍。
所述的利用電子束制程增加界面附著性的方法，更包括對該第一絕緣層及該第二絕緣層的界面實施一第二電子束制程，使其產(chǎn)生交聯(lián)作用。
所述的利用電子束制程增加界面附著性的方法，其中該第二電子束制程的電子束能量在1到60KeV的范圍，且其電子束劑量在10到50000μC/cm2的范圍。
所述的利用電子束制程增加界面附著性的方法，其中該第一絕緣層是一氮化硅層或氧化硅層且該第二絕緣層是一低介電材料層。
所述的利用電子束制程增加界面附著性的方法，其中該第一絕緣層是一低介電材料層且該第二絕緣層是一氮化硅層或氧化硅層。
所述的利用電子束制程增加界面附著性的方法，其中該第一絕緣層是一低介電材料層且該第二絕緣層是一介電抗反射層。
所述的利用電子束制程增加界面附著性的方法，其中該第一電子束制程的電子束能量在1到60KeV的范圍，且其電子束劑量在10到50000μC/cm2的范圍。
根據(jù)本發(fā)明的方法，可在制作半導(dǎo)體組件時，藉由增加基底與介電層界面或是兩介電層界面之間附著性來防止其在CMP制程期間發(fā)生剝離或龜裂等現(xiàn)象。再者，相較于習(xí)知技術(shù)，采用電子束制程來產(chǎn)生交聯(lián)作用，除了加強(qiáng)界面附著性之外，更可避免介電材料受到損害，可進(jìn)一步確保介電材料的品質(zhì)，同時提升組件的可靠度。
根據(jù)本發(fā)明的方法，可在進(jìn)行內(nèi)聯(lián)機(jī)制程時，例如鑲嵌制程，藉由增加兩介電層界面或是三介電層界面之間附著性來防止其在CMP制程期間發(fā)生剝離或龜裂等現(xiàn)象。同時，可避免介電材料受到損害而提升組件的可靠度。
根據(jù)本發(fā)明的方法，可在進(jìn)行內(nèi)聯(lián)機(jī)制程時，例如鑲嵌制程，藉由增加介電層與金屬層界面之間附著性來防止其在CMP制程期間發(fā)生剝離現(xiàn)象，進(jìn)而提升組件的可靠度。
為讓本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳實施例，并配合所附圖式，作詳細(xì)說明如下


圖1到圖2a及圖2b是根據(jù)本發(fā)明第一實施例的利用電子束制程增加界面附著性的方法剖面示意圖；圖3到圖5a及圖5b是根據(jù)本發(fā)明第二實施例的利用電子束制程增加界面附著性的方法剖面示意圖；圖6到圖7是根據(jù)本發(fā)明第三實施例的利用電子束制程增加界面附著性的方法剖面示意圖；及圖8a及圖8b是根據(jù)本發(fā)明第四實施例的利用電子束制程增加界面附著性的方法剖面示意圖。
實施方式為了更好的理解，現(xiàn)舉幾個具體的實施例如下以下配合圖1到圖2a及圖2b說明本發(fā)明第一實施例的利用電子束制程增加界面附著性的方法。首先，請參照圖1，提供一基底100，例如硅基底或砷化鎵基底等半導(dǎo)體基底。接著，藉由習(xí)知的沉積技術(shù)，例如化學(xué)氣相沉積(chemicalvapor deposition，CVD)或旋轉(zhuǎn)涂布法(spin coating)，在基底100上形成一絕緣層102。在本實施例中，此絕緣層102可以是作為蝕刻終止層的氮化硅層、作為介電抗反射層(DARC)的氮氧化硅層或氧化硅層、或作為金屬層間介電層(interlayer dielectric，IMD)的介電材料或低介電材料，其中介電材料可為由四乙基硅酸鹽所形成的氧化層(TEOS oxide)、硼硅玻璃(BPSG)、旋布玻璃(SOG)等，而低介電材料可為摻氟的氧化硅(FSG)、有機(jī)硅酸鹽玻璃(blackdiamond)、聚芳烯醚(PAE)、摻氟聚芳烯醚(FLARE)、含氫硅酸鹽(HSQ)、及含甲基硅酸鹽(MSQ)等。再者，蝕刻終止層的厚度約在50到1000埃的范圍；介電抗反射層的厚度約在100到5000埃的范圍；及金屬層間介電層的厚度約在500到50000埃的范圍。
接著，對基底100及絕緣層102的界面實施一電子束制程10，以在其界面處產(chǎn)生交聯(lián)(curing)作用，使得界面處附近的基底100及絕緣層102的化學(xué)鍵結(jié)改變而形成如圖中虛線帶所示的交聯(lián)作用區(qū)10a。如此一來，基底100及絕緣層102之間的附著性得以增加。在本實施例中，電子束制程10可采用熱電子陰極(thermionic cathode)、冷陰極(cold cathode)、或光電陰極(photocathode)等作為電子源。再者，電子束制程10的電子束能量在1到60 KeV的范圍且電子束劑量在10到50000μC/cm2的范圍。
接下來，請參照圖2a，當(dāng)絕緣層102為一種較致密的低介電材料而使電子束不易穿透至界面下方的基底100時，基底100上方可先沉積形成一薄絕緣層102a，例如厚度在10到5000埃的范圍，再經(jīng)由電子束制程10處理之后，接著沉積形成一厚絕緣層102b，例如厚度在500到10000埃的范圍。如此一來，即可克服電子束不易穿透的問題并增加基底100與絕緣層102的界面附著性。
另外，請參照圖2b，在形成有絕緣層102的基底100上實施電子束制程10之后，接著在絕緣層102上沉積一絕緣層104。之后，可選擇性地對絕緣層102及絕緣層104的界面實施一電子束制程12，以在其界面處產(chǎn)生交聯(lián)(curing)作用而形成如圖中虛線帶所示的交聯(lián)作用區(qū)12a。如此一來，絕緣層102及絕緣層104之間的附著性得以增加。此處，絕緣層102可為一氮化硅層或氧化硅層且絕緣層104為一低介電材料層；或者，絕緣層102可為低介電材料層且絕緣層104為一氮化硅層或氧化硅層；又或，絕緣層102可為一低介電材料層且絕緣層104為一介電抗反射層。
因此，根據(jù)本發(fā)明的方法，可在制作半導(dǎo)體組件時，藉由增加基底與介電層界面或是兩介電層界面之間附著性來防止其在CMP制程期間發(fā)生剝離或龜裂等現(xiàn)象。再者，相較于習(xí)知技術(shù)，采用電子束制程來產(chǎn)生交聯(lián)作用，除了加強(qiáng)界面附著性之外，更可避免介電材料受到損害，可進(jìn)一步確保介電材料的品質(zhì)，同時提升組件的可靠度。
以下配合圖3到圖5a及圖5b說明本發(fā)明第二實施例的利用電子束制程增加界面附著性的方法。首先，請參照圖3，提供一基底200，例如硅基底或砷化鎵基底等半導(dǎo)體基底。接著，藉由習(xí)知的沉積技術(shù)，例如化學(xué)氣相沉積法或旋轉(zhuǎn)涂布法，依序在基底200上形成一絕緣層202及一絕緣層204。
接下來，請參照圖4a到圖5a。同樣地，當(dāng)絕緣層204為一種較致密的低介電材料而使電子束不易穿透至下方的絕緣層202時，絕緣層202上方可先沉積形成一薄絕緣層204a，例如厚度在10到5000埃的范圍，如圖4a所示。之后，對絕緣層202及薄絕緣層204a的界面實施一電子束制程20，以在其界面處產(chǎn)生交聯(lián)作用而形成如圖中虛線帶所示的交聯(lián)作用區(qū)20a。如同第一實施例，在本實施例中，電子束制程20可采用熱電子陰極、冷陰極、或光電陰極等作為電子源。再者，電子束制程20的電子束能量在1到60KeV的范圍且電子束劑量在10到50000μC/cm2的范圍。
接下來，請參照圖5a，經(jīng)由電子束制程20處理之后，接著沉積形成一厚絕緣層204b，例如厚度在500到10000埃的范圍，以克服電子束不易穿透之問題并增加絕緣層202與絕緣層204的界面附著性。
另外，請參照圖4b到圖5b。在基底200上依序形成絕緣層202及絕緣層204之后，對絕緣層202及薄絕緣層204的界面實施一電子束制程20，以在其界面處產(chǎn)生交聯(lián)作用而形成如圖中虛線帶所示的交聯(lián)作用區(qū)20a。同樣地，電子束制程20可采用熱電子陰極、冷陰極、或光電陰極等作為電子源。再者，電子束制程20的電子束能量在1到60KeV的范圍且電子束劑量在10到50000μC/cm2的范圍。
接下來，請參照圖5b，在絕緣層204上沉積一絕緣層206。之后，可選擇性地對絕緣層204及絕緣層206的界面實施一電子束制程22，以在其界面處產(chǎn)生交聯(lián)作用而形成如圖中虛線帶所示的交聯(lián)作用區(qū)22a。如此一來，絕緣層204及絕緣層206之間的附著性得以增加。此處，絕緣層204可為一氮化硅層或氧化硅層且絕緣層206為一低介電材料層；或者，絕緣層204可為低介電材料層且絕緣層206為一氮化硅層或氧化硅層；又或，絕緣層204可為一低介電材料層且絕緣層206可為一介電抗反射層。另外，電子束制程22的電子束能量在1到60KeV的范圍且電子束劑量在10到50000μC/cm2的范圍。
因此，根據(jù)本發(fā)明的方法，可在進(jìn)行內(nèi)聯(lián)機(jī)制程時，例如鑲嵌制程，藉由增加兩介電層界面或是三介電層界面之間附著性來防止其在CMP制程期間發(fā)生剝離或龜裂等現(xiàn)象。同時，可避免介電材料受到損害而提升組件的可靠度。
以下配合圖6到圖7說明本發(fā)明第三實施例的利用電子束制程增加界面附著性的方法。首先，請參照第6圖，提供一基底300，例如硅基底或砷化鎵基底等半導(dǎo)體基底。接著，藉由習(xí)知的沉積技術(shù)，例如化學(xué)氣相沉積法或旋轉(zhuǎn)涂布法，依序在基底300上形成一絕緣層302、一絕緣層304、及一絕緣層306。在本實施例中，絕緣層302、絕緣層304、及絕緣層306可分別為蝕刻終止層、金屬層間介電層、抗反射層及其排列組合，且其材質(zhì)及厚度如先前的實施例所述。
接下來，請參照圖7，同時對絕緣層302及絕緣層304的界面以及絕緣層304及絕緣層306的界面實施一電子束制程30，使兩界面分別產(chǎn)生交聯(lián)作用而形成如圖中虛線帶所示的交聯(lián)作用區(qū)30b及30a。在本實施例中，電子束制程20可采用熱電子陰極、冷陰極、或光電陰極等作為電子源。再者，電子束制程30的電子束能量在1到60KeV的范圍且電子束劑量在10到50000μC/cm2的范圍。
根據(jù)本發(fā)明的方法，可在進(jìn)行內(nèi)聯(lián)機(jī)制程時，例如鑲嵌制程，僅實施一次電子束制程，除了可具有第二實施例的優(yōu)點(diǎn)外，更可進(jìn)一步簡化制程步驟而提升產(chǎn)能。
以下配合圖8a及圖8b說明本發(fā)明第四實施例的利用電子束制程增加界面附著性的方法。首先，請參照圖8a，提供一基底400，例如硅基底或砷化鎵基底等半導(dǎo)體基底。接著，藉由習(xí)知的沉積技術(shù)，例如化學(xué)氣相沉積法，在基底400上形成一導(dǎo)電層402，例如復(fù)晶硅層或金屬層。接著，藉由如化學(xué)氣相沉積法或旋轉(zhuǎn)涂布法在導(dǎo)電層402上形成一絕緣層404。在本實施例中，絕緣層404可為一氮化硅層或氧化硅層、低介電材料層、或介電抗反射層，其材質(zhì)及厚度如先前的實施例所述。之后，對導(dǎo)電層402及絕緣層404的界面實施一電子束制程40，以在其界面處產(chǎn)生交聯(lián)作用而形成如圖中虛線帶所示的交聯(lián)作用區(qū)40a。如此一來，導(dǎo)電層402及絕緣層404之間的附著性得以增加。在本實施例中，電子束制程40可采用熱電子陰極、冷陰極、或光電陰極等作為電子源。再者，電子束制程30的電子束能量在1到60KeV的范圍且電子束劑量在10到50000μC/cm2的范圍。
接下來，請參照圖8b，對照于圖8a，也可在基底400上先形成絕緣層404之后，再在其上形成導(dǎo)電層402。然后，同樣對絕緣層404及導(dǎo)電層402的界面實施一電子束制程40，以在其界面處產(chǎn)生交聯(lián)作用而形成如圖中虛線帶所示的交聯(lián)作用區(qū)40b。
因此，根據(jù)本發(fā)明的方法，可在進(jìn)行內(nèi)聯(lián)機(jī)制程時，例如鑲嵌制程，藉由增加介電層與金屬層界面之間附著性來防止其在CMP制程期間發(fā)生剝離現(xiàn)象，進(jìn)而提升組件的可靠度。
雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何熟習(xí)此項技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作更動與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求書范圍所界定的為準(zhǔn)。
權(quán)利要求
1.一種利用電子束制程增加界面附著性的方法，其特征在于包括下列步驟提供一基底；在該基底上形成一第一絕緣層；以及對該基底及該第一絕緣層的界面實施一第一電子束制程，使其產(chǎn)生交聯(lián)作用。
2.如權(quán)利要求1所述的利用電子束制程增加界面附著性的方法，其特征在于其中該基底是一半導(dǎo)體基底。
3.如權(quán)利要求2所述的利用電子束制程增加界面附著性的方法，其特征在于更包括在實施該第一電子束制程之后，在該第一絕緣層上形成一第二絕緣層的步驟。
4.如權(quán)利要求3所述的利用電子束制程增加界面附著性的方法，其特征在于其中該第一及該第二絕緣層是相同的低介電材料層且該第一絕緣層厚度在10到5000埃的范圍而該第二絕緣層厚度在500到10000埃的范圍。
5.如權(quán)利要求3所述的利用電子束制程增加界面附著性的方法，其特征在于更包括對該第一絕緣層及該第二絕緣層的界面實施一第二電子束制程，使其產(chǎn)生交聯(lián)作用。
6.如權(quán)利要求5所述的利用電子束制程增加界面附著性的方法，其特征在于其中該第二電子束制程的電子束能量在1到60KeV的范圍，且其電子束劑量在10到50000μC/cm2的范圍。
7.如權(quán)利要求3所述的利用電子束制程增加界面附著性的方法，其特征在于其中該第一絕緣層是一氮化硅層或氧化硅層且該第二絕緣層是一低介電材料層。
8.如權(quán)利要求3所述的利用電子束制程增加界面附著性的方法，其特征在于其中該第一絕緣層是一低介電材料層且該第二絕緣層是一氮化硅層或氧化硅層。
9.如權(quán)利要求3所述的利用電子束制程增加界面附著性的方法，其特征在于其中該第一絕緣層是一低介電材料層且該第二絕緣層是一介電抗反射層。
10.如權(quán)利要求1所述的利用電子束制程增加界面附著性的方法，其特征在于其中該第一電子束制程的電子束能量在1到60KeV的范圍，且其電子束劑量在10到50000μC/cm2的范圍。
全文摘要
本發(fā)明揭示一種利用電子束制程增加界面附著性的方法。首先，在表面形成有一第一絕緣層的基底上形成一第二絕緣層。接著，對兩絕緣層的界面實施一第一電子束制程(electron beam process)。之后，可在第二絕緣層上形成一第三絕緣層，且對兩絕緣層的界面實施一第二電子束制程。再者，本發(fā)明揭示另一種利用電子束制程增加界面附著性的方法。首先，提供一基底，其上形成有一金屬層或一介電層。接著，在金屬層上形成一介電層，或在介電層上形成一金屬層。之后，對金屬層及介電層的界面實施一電子束制程。
文檔編號H01L21/02GK1534740SQ0312124
公開日2004年10月6日 申請日期2003年3月28日 優(yōu)先權(quán)日2003年3月28日
發(fā)明者包天一, 章勛明 申請人:臺灣積體電路制造股份有限公司