專利名稱：帶有冗余襯墊的銅導電線的制作方法
技術領域：
本發(fā)明涉及諸如半導體器件、多層陶瓷結構和多層薄膜結構的電子元件，其中，在該元件內具有銅導電線和通路，更詳細地說，涉及提高了抗電遷移(electromigration)性能和工作壽命的被襯墊的銅導電線和通路。
電子元件廣泛地用于工業(yè)上，基本上使用金屬導電線來形成元件中的電路。重要的是，金屬導電線具有無故障的長壽命，該故障是由該導電線內的金屬空洞而引起的，該金屬空洞起因于電遷移、應力空白或缺失的銅等缺陷。為了方便起見，以下所述針對互連了的電路的薄膜多層結構內的銅導電線和通路并可適用于所有低電阻導電體，包括Al、Ag、Au、Cu等及其合金。
多層電子元件提供一種用于諸如計算機、電信、軍用和民用的應用領域內的高性能系統(tǒng)的有吸引力的封裝途徑。這些電子元件提供高密度互連和對給定的電子元件尺寸提供增加了的電路的能力。
多層薄膜電子元件已發(fā)展到使用銅作為布線材料和使用聚酰亞胺作為介質或絕緣體。由于上述的發(fā)展，鑲嵌已變成布線方法的一種選擇。鑲嵌結構由下述步驟來完成淀積絕緣體或介質，刻蝕出槽以形成布線結構，在該絕緣結構上淀積阻擋金屬和銅以便充填該槽，然后對銅進行化學機械拋光，使其與該介質共平面。
多層電子元件的一個重要方面是層間的通路或開口，在該通路或開口中充填了導電材料以提供不同層上的金屬化層之間的電連接。廣義地講，典型的多層電子元件是由下述的許多介質材料層構成的，包括氧化硅、氟化氧化硅、包括聚酰亞胺和氟化聚酰亞胺的聚合物、聚芳基醚、SiCxOyH2、陶瓷、碳和其它介質材料。在現(xiàn)有技術中作為鑲嵌工藝的已知的工藝序列中，使用已知的技術對介質層進行構圖，該已知的技術例如使用被曝光的光致抗蝕劑材料來界定布線圖形。在顯影后，該光致抗蝕劑起到掩模的作用，穿過該掩模，利用諸如等離子刻蝕或反應離子刻蝕的減去(subtractive)刻蝕工藝來除去該介質材料的圖形。該工藝通常稱為光刻工藝，如在現(xiàn)有技術中眾所周知的那樣，可用于添加(additive)或減去金屬化步驟。使用該鑲嵌工藝，在該介質層中設置界定布線圖形的開口，該開口從該介質層的一個表面延伸到該介質層的另一個表面。然后，用諸如基于Ti或Ta的金屬或氮化金屬的薄的PVD或CVD金屬來充填這些布線圖形。其次，淀積諸如PVD或CVD銅的薄的籽晶層，之后利用電鍍、化學鍍、化學汽相淀積、物理汽相淀積或上述方法的組合來淀積較厚的Cu。該工藝可包括通過用諸如化學機械拋光的方法除去多余的材料來進行的該金屬的平面化。
在單鑲嵌工藝中，在介質層中設置通路或開口，用金屬化層充填該通路或開口，以提供布線層間的電連接。在雙鑲嵌工藝中，通路開口和布線圖形開口都在用金屬化層進行充填之前被設置在該介質層中。該工藝簡化了工序并消除某些內部界面。對于該電子元件內的每個層，繼續(xù)這些工序，直到完成該電子元件為止。
在圖3B中，示出現(xiàn)有技術的典型的雙鑲嵌線。示出了在其上具有水平介質阻擋層16的介質層11a和11b包括在介質層11b中的金屬化層12和在介質層11a中的金屬化層12a和拴14。示出了被導電性的擴散阻擋層15包起來的該拴14和該金屬化層12a。在圖2B中，示出現(xiàn)有技術的單鑲嵌線結構。
該介質材料提供銅布線元件之間的電絕緣和電隔離。為了避免該金屬與該介質之間的金屬擴散，導電性的阻擋層，也稱為襯墊，和介質性的阻擋層被包括在該結構中，以便容納該銅或其它金屬和提供經(jīng)過改善的該銅導電線與該介質或其它金屬化層的粘附性。
該阻擋層一般由單一難熔金屬或該難熔金屬的組合來構成，這些難熔金屬來自下述的一族Ti、W和Ta以及諸如TaN、WN和TiN的氮化物，該阻擋層提供對于在該金屬線與該介質之間的銅金屬的擴散的阻擋。一般來說，該阻擋層在形成該阻擋層的側壁上和在其底部上、且在該介質層之間及在該線和通路之內被形成。但是，已發(fā)現(xiàn)了，當被襯墊的銅導電線和/或通路(包括單或雙鑲嵌線)具有因包含來自制造該線的電鍍工藝而引起的缺失或部分地缺失的銅、因電遷移應力空白或缺陷引起的缺失的銅籽晶層或被形成空洞的銅時，電流必須由該襯墊來承載，這一點會引起上述的故障。
鑒于該現(xiàn)有技術的問題和缺點，本發(fā)明的一個目的是提供一種具有銅導電線和通路的、提高了其工作和抗電遷移壽命的電子元件，該電子元件包括具有鑲嵌線的多層電子元件，該鑲嵌線是使用單鑲嵌工藝或雙鑲嵌工藝來制造的。
本發(fā)明的另一個目的是提供一種制造提高了其工作和抗電遷移壽命的電子元件的銅導電線和通路的方法，該電子元件包括具有鑲嵌線的多層電子元件，該鑲嵌線是使用單鑲嵌工藝或雙鑲嵌工藝來制造的。
本發(fā)明的其它目的和優(yōu)點將從下述的說明書中變得明顯。
在本發(fā)明中達到了對于本專業(yè)的技術人員來說是明顯的上述的和其它的目的，本發(fā)明的一個方面涉及包括具有高的抗電遷移和工作壽命的鑲嵌金屬線的銅導電線或通路，該方面包括絕緣體或介質，在其中具有金屬線、通路和/或鑲嵌線的形式的開口；在該開口內的、例如在該開口的壁和底部上的第1促進粘附導電性阻擋層襯墊材料；在該第1促進粘附導電性阻擋層襯墊材料層上的具有預定的剖面面積的第1導電性層，所述第1導電性層具有抗電遷移性能；在該第1導電性層上的第2促進粘附導電性阻擋襯墊層；以及形成該線或通路的軟的低電阻的中心金屬芯線，最好是銅。
具有包括銅線、通路和/或鑲嵌線的互連金屬化層的多層電子元件，該電子元件具有高的抗電遷移性能和工作壽命，該電子元件包括絕緣體或介質，在其中具有金屬線、通路和/或鑲嵌線的形式的開口；在該開口內的、例如在該開口的壁和底部上的第1促進粘附導電性阻擋襯墊材料層；在該第1促進粘附導電性阻擋層襯墊材料層上的具有預定的剖面面積的第1導電性層，所述第1導電性層具有抗電遷移性能；在該第1導電性層上的第2促進粘附導電性阻擋襯墊層；以及形成該線或通路的軟的低電阻的中心金屬芯線，最好是銅。
在本發(fā)明的另一個方面，提供一種制造具有高的抗電遷移和工作壽命的銅導電線、通路和/或鑲嵌線的方法，該方法包括在基底上形成絕緣體或介質；在該絕緣體中以金屬線、通路和/或鑲嵌線的形式形成開口；在該開口內、例如在該開口的壁和底部上涂敷第1促進粘附導電性阻擋襯墊材料層；在該第1促進粘附導電性阻擋層襯墊材料層上涂敷第1導電性層，該第1導電性層具有預定的剖面面積，并具有抗電遷移性能；在該第1導電性層上形成第2促進粘附導電性阻擋襯墊層；以及在該第2促進粘附導電性阻擋層上涂敷軟的低電阻的金屬、最好是銅，以便充填該開口并形成該線或通路。
提供一種用于制造具有高的抗電遷移性能的銅導電線、通路和/或鑲嵌線的多層電子元件的方法，該方法包括用介質層逐層地形成該多層電子元件；在該介質層中以線、通路和/或鑲嵌金屬線的形式形成開口；在該開口內、例如在該開口的壁和底部上涂敷第1促進粘附導電性阻擋襯墊材料層；在該第1促進粘附導電性阻擋層襯墊材料層上涂敷第1導電性層，該第1導電性層具有預定的剖面面積，并具有抗電遷移性能；在該第1導電性層上涂敷第2促進粘附導電性阻擋襯墊層；以及涂敷軟的低電阻的金屬、最好是銅，以便充填該開口并形成該線或通路。
也提供使用本發(fā)明的方法制造的電子元件。
本發(fā)明的特征據(jù)信是新穎的，本發(fā)明的元件特征在后附的權利要求書中被詳細地提出。該圖只是為了說明的目的，沒有按比例來描繪。但參照在附圖之后的、與附圖相結合的詳細的描述，可最好地了解本發(fā)明本身，涉及其結構和操作方法，在這些附圖中

圖1A是本發(fā)明的銅導電線的剖面圖。
圖1B是現(xiàn)有技術的銅導電線的剖面圖。
圖2A示出本發(fā)明的具有單鑲嵌互連線和栓(通路)的多層電子元件的剖面圖。
圖2B示出現(xiàn)有技術的具有單鑲嵌互連線和栓(通路)的多層電子元件的剖面圖。
圖3A示出本發(fā)明的包含多層電子元件的電互連雙鑲嵌線的剖面圖。
圖3B示出現(xiàn)有技術的包含多層電子元件的電互連雙鑲嵌線的剖面圖。
在描述本發(fā)明的優(yōu)選實施例時，將涉及附圖的圖1-3B，其中，相同的數(shù)字涉及本發(fā)明的相同的特征。在該附圖中，本發(fā)明的特征不一定按比例地示出。
參照圖1A和1B，可將本發(fā)明的銅導電線(圖1A)與現(xiàn)有技術的銅導電線(圖1B)進行比較和對照。這樣，在圖1A中，介質11a中的開口22承載了銅導電線12a。該開口具有第1外擴散導電性阻擋層15；重疊的高導電性抗電遷移金屬層20；第2擴散導電性阻擋層21；以及中心銅芯線12a。該阻擋層防止該金屬層20擴散到層12a中。因而，該銅導電線12a在3個面上被序貫的第2阻擋層21、高導電性金屬層20和外擴散阻擋層15包起來。在銅導電線12a的上表面上顯示出一個諸如SiNxHy或SiCxHy的、可選擇的介質水平阻擋層16。
現(xiàn)在參照圖1B，該圖示出現(xiàn)有技術的銅導電線，銅導電線12a在介質11a中的開口22內被形成，并被外擴散導電性阻擋層15和上部水平擴散阻擋層16包圍。正如以上所指出的那樣，這樣一種設計可引起因在銅導電線12a內的缺失或部分的缺失的銅的區(qū)域所導致的故障。圖1A中示出的本發(fā)明的結構克服了這些問題，這是因為二個粘附導電性阻擋層15和21夾住高導電性的金屬層20，該金屬層20具有良好的抗電遷移的性能，諸如Ag、Cu、Al、Au或其合金，諸如CuIn、CuSn、AlCu等。
參照圖2A，具有單鑲嵌互連線和通路的本發(fā)明的多層電子元件10的一部分以局部剖面的方式被示意性地示出，它包括三個介質層，以11集總地示出，以11a、11b、11c分別地示出。該層11可根據(jù)電子元件的應用領域由任何合適的介質材料來形成，該材料包括諸如氧化硅、氟化氧化硅、諸如聚酰亞胺的聚合物、聚芳基醚、SiCxOyH2、如金剛石的碳或玻璃上的旋轉涂敷物(spun on glass)。具有在其中的、以導線或線12和12a以及互連通路或栓14的形式的金屬化層的該層被示出。可看出，栓14導電性地將導線12a連接到導線12上。金屬化層12、12a和14由諸如銅的導體形成。
由水平介質阻擋層16分離開的層11a-11c被示出，該水平介質阻擋層16可以是相同的，也可以是不相同的，該層16防止銅金屬化層從一層擴散到下一層。另外，層16的材料也可以是在以化學方式刻蝕該元件時起到刻蝕中止層的作用的材料。形成分別包含金屬化層12a和栓14的開口22和23的外壁和底部的粘附/阻擋導電性擴散層(襯墊)15被示出。重疊在該襯墊15上的諸如Ag、Cu、Al的高導電性襯墊20被示出。重疊在該高導電性襯墊20上的是被示出為21的另一個導電性阻擋襯墊(該襯墊的材料一般來說與襯墊15的材料相同)。作為12、12a和14示出該銅導電線或芯線。
該襯墊15和21可以是提供該導線和/或栓金屬化層與該介質之間的擴散阻擋的任何合適的材料。優(yōu)選的襯墊材料是難熔金屬，諸如鉭、氮化鉭、氮化鎢、氮化硅、氮化鉭硅、氮化鎢硅、氮化鈦和氮化鈦硅，最好是含鉭的材料。該襯墊15和21的厚度一般約為0.005至0.2微米，例如為0.04微米。高導電率金屬襯墊20是帶有良好的抗電遷移特性的金屬，諸如Ag、Cu、Al、Au、其合金CuIn、CuSn、AlCu等。襯墊20的厚度可變動，一般為0.005至0.2微米，例如為0.04微米。
圖2B示出只使用粘附/阻擋層15的與圖2A相同的結構。
在圖3A中，示出雙鑲嵌結構，該結構包括在其水平表面上具有擴散阻擋層16的絕緣(介質)層11a和11b。擴散阻擋層16在刻蝕用于雙鑲嵌線的層11a中的開口時也可起到刻蝕中止層的作用。在介質層11a中形成通路14和槽12a，在通路開口14和槽12a的表面上形成襯墊層15。一般希望襯墊材料15與水平擴散阻擋層16的材料不同。然后，在襯墊層15涂敷高導電率金屬層20，接著，在層20的頂部涂敷另一襯墊層21。然后，在分層的通路14和槽開口12a內進行銅電鍍。
一般使用已知的技術，如閃鍍(flash plating)、物理汽相淀積、化學汽相淀積或無電鍍，首先在層21上涂敷銅籽晶層。然后，電鍍銅層，以充填槽12a和通路14。也可通過化學汽相淀積或物理汽相淀積來淀積銅。另外，可使用無電鍍來形成金屬化層。在這些情況下，可不需要分離的銅籽晶層。
然后，在典型的情況下，使用CMP對銅進行對于層11a的表面平面化的處理，以形成如圖3A中示出的加工完成的栓14和金屬化層12a。
現(xiàn)在參照圖3B，將常規(guī)的圖3B的現(xiàn)有技術的雙鑲嵌結構與本發(fā)明的圖3A進行比較，在圖3A中，在介質層11a內用銅充填槽12a和栓14。示出在介質層11a與11b之間的阻擋層16。示出被導電性地連接到栓14上的銅線12。示出對該通路14和槽12a進行襯墊的擴散導電性阻擋層15。正如以上所指出的那樣，如果銅導電線12a和/或栓14具有缺失或部分缺失銅的區(qū)域，這樣一種結構就可能發(fā)生故障，這是因為該線的電流必須由襯墊來承載，這一點可能引起故障。因而，對圖3B的現(xiàn)有技術的結構與圖3A中示出的本發(fā)明的結構進行比較和對照，其中，本發(fā)明的結構在兩個導電性阻擋層15與21之間使用高導電性的抗電遷移的金屬襯墊20。
盡管已與特定的優(yōu)選實施例相結合，詳細地描述了本發(fā)明，但很清楚的是，對于本發(fā)明的專業(yè)人員來說，按照上述的描述，許多選擇、修正和變動是明顯的。因而，期望后附的權利要求書將包含任何落入本發(fā)明的真正的范圍和精神內的這樣的選擇、修正和變動。
權利要求
1．一種包括具有高的抗電遷移和工作壽命的鑲嵌金屬線的銅導電體金屬線或通路，其特征在于，包括絕緣體或介質，在其中具有金屬線、通路和/或鑲嵌線的形式的開口；在該開口內的第1促進粘附/導電性阻擋層襯墊材料；在該第1促進粘附/導電性阻擋層襯墊材料層上的具有預定的剖面面積的第1導電性層，所述第1導電性層具有抗電遷移性能；在該第1導電性層上的第2促進粘附/導電性阻擋襯墊層；以及形成該線或通路的軟的低電阻的中心金屬芯線。
2．如權利要求1中所述的銅導電體，其特征在于該金屬的中心芯線是銅。
3．如權利要求2中所述的銅導電體，其特征在于第1和第2促進粘附/導電性阻擋層襯墊是鉭、鎢及其氮化物。
4．如權利要求3中所述的銅導電體，其特征在于第1導電性層是Ag、Cu、Al、Au、其合金CuIn、CuSn或AlCu。
5．一種具有包括銅線、通路和/或鑲嵌線的互連金屬化層的多層電子元件，其特征在于，該電子元件包括絕緣體或介質，在其中具有金屬線、通路和/或鑲嵌線的形式的開口；在該開口內的第1促進粘附/導電性阻擋襯墊材料層；在該第1促進粘附/導電性阻擋層襯墊材料層上的具有預定的剖面面積的第1導電性層，所述第1導電性層具有抗電遷移性能；在該第1導電性層上的第2促進粘附/導電性阻擋襯墊層；以及形成該線或通路的軟的低電阻的中心金屬芯線。
6．如權利要求5中所述的多層電子元件，其特征在于該中心金屬芯線是銅。
7．如權利要求6中所述的銅導電體，其特征在于第1和第2促進粘附/導電性阻擋層襯墊是鉭、鎢及其氮化物。
8．如權利要求7中所述的銅導電體，其特征在于第1導電層是Ag、Cu、Al、Au、其合金、CuIn、CuSn或AlCu。
9．一種制造具有高的抗電遷移性能的銅導電線、通路和/或鑲嵌線的方法，其特征在于，該方法包括在基底上形成絕緣體或介質；在該絕緣體中以金屬線、通路和/或鑲嵌線的形式形成開口；在該開口內涂敷第1促進粘附/導電性阻擋襯墊材料層；在該第1促進粘附/導電性阻擋層襯墊材料層上涂敷第1導電性層，該第1導電性層具有預定的剖面面積，并具有抗電遷移性能；在該第1導電性層上形成第2促進粘附/導電性阻擋襯墊層；以及在該第2促進粘附/導電性阻擋層上涂敷軟的低電阻的金屬，以便充填該開口并形成該線或通路。
10．如權利要求9中所述的方法，其特征在于該軟的低電阻的金屬是銅。
11．如權利要求10中所述的方法，其特征在于第1和第2促進粘附/導電性阻擋層襯墊是鉭、鎢及其氮化物。
12．如權利要求11中所述的方法，其特征在于第1導電層是Ag、Cu、Al、Au、其合金CuIn、CuSn或AlCu。
13．一種制造具有高的抗電遷移性能的銅導電線、通路和/或鑲嵌金屬線的多層電子元件的方法，其特征在于，該方法包括用介質層逐層地形成該多層電子元件；在該介質層中以線、通路和/或鑲嵌金屬線的形式形成開口；在該開口內涂敷第1促進粘附/導電性阻擋襯墊材料層；在該第1促進粘附/導電性阻擋層襯墊材料層上涂敷第1導電性層，該第1導電性層具有預定的剖面面積，并具有抗電遷移性能；在該第1導電性層上涂敷第2促進粘附/導電性阻擋襯墊層；以及涂敷軟的低電阻的金屬，以便充填該開口并形成該線或通路。
14．如權利要求13中所述的方法，其特征在于該軟的低電阻的金屬是銅。
15．如權利要求14中所述的方法，其特征在于第1和第2促進粘附/導電性阻擋層襯墊是鉭、鎢及其氮化物。
16．如權利要求15中所述的方法，其特征在于第1導電層是Ag、Cu、Al、Au、其合金CuIn、CuSn或AlCu。
17．一種電子元件，其特征在于使用權利要求9中所述的方法進行制造。
18．一種電子元件，其特征在于使用權利要求13中所述的方法進行制造。
全文摘要
包含銅導電線、通路和鑲嵌線的互連包括:在其中具有開口的絕緣體或介質;在該開口的壁和底部上的第1促進粘附/導電性阻擋襯墊材料;在該第1粘附材料層上的第1導電性層,所述第1導電性層具有預定的剖面面積并具有抗電遷移性能;在該第1導電性層上的第2促進粘附/導電性阻擋層;以及充填該開口的其余部分以便形成該線或通路的諸如銅的軟的低電阻金屬.這些互連具有被增強的工作和抗電遷移壽命。
文檔編號H01L21/768GK1286497SQ00126420
公開日2001年3月7日 申請日期2000年8月31日 優(yōu)先權日1999年9月1日
發(fā)明者A·K·斯塔珀 申請人:國際商業(yè)機器公司