存儲(chǔ)器件與感測(cè)放大器的制造方法
【專利摘要】本公開涉及存儲(chǔ)器件與感測(cè)放大器。存儲(chǔ)器件包括相變存儲(chǔ)(PCM)單元和互補(bǔ)PCM單元的陣列。列解碼器耦合至PCM單元和互補(bǔ)PCM單元的陣列，并且感測(cè)放大器耦合至列解碼器。感測(cè)放大器包括被配置為分別接收給定PCM單元和互補(bǔ)PCM單元的第一和第二電流的電流積分器。電流?電壓轉(zhuǎn)換器耦合至電流積分器，并且被配置為接收第一和第二電流，并且分別向第一和第二節(jié)點(diǎn)提供給定PCM單元和互補(bǔ)PCM單元的第一和第二電壓。邏輯電路耦合至第一和第二節(jié)點(diǎn)，并且被配置為響應(yīng)于第一和第二電壓禁用列解碼器并使位線電壓和互補(bǔ)位線電壓放電。
【專利說明】
存儲(chǔ)器件與感測(cè)放大器
技術(shù)領(lǐng)域
[0001]本實(shí)用新型涉及存儲(chǔ)器領(lǐng)域，更具體地，涉及存儲(chǔ)器件與感測(cè)放大器。
【背景技術(shù)】
[0002]非易失性相變存儲(chǔ)器(PCM)結(jié)合有具有在具有不同電特性的相之間切換的能力的材料。例如，這些材料可以在雜亂非晶相與有序晶相或多晶相之間切換，兩相與顯著不同值的電阻率相關(guān)聯(lián)，從而具有所存儲(chǔ)數(shù)據(jù)的不同值。例如，元素周期表的VI族的元素(諸如碲(Te)、砸(Se)或銻(Sb)，稱為硫?qū)倩衔锘蛄蜃寤锊牧?可以有利地用于制造相變存儲(chǔ)單元。通過局部增加硫族化物材料的單元的溫度來獲得相變，通過電阻電極(通常已知為加熱器)被設(shè)置為與硫族化物材料的相應(yīng)區(qū)域接觸。選擇器件(例如，MOSFET)連接至加熱器，并且能夠?qū)崿F(xiàn)通過相應(yīng)加熱器編程電流的通路。電流通過焦耳效應(yīng)產(chǎn)生相變所需的溫度。在讀取期間，通過施加足夠低而不能引起顯著加熱的電壓，然后通過讀取在單元中流動(dòng)的電流的值來檢測(cè)硫族化物材料的狀態(tài)。由于電流與硫族化物材料的導(dǎo)電性成比例，所以可以確定材料的狀態(tài)，因此確定存儲(chǔ)在存儲(chǔ)單元中的數(shù)據(jù)。
[0003]非易失性存儲(chǔ)器包括以行(字線)和列(位線)組織的存儲(chǔ)單元的陣列。在PCM的情況下，每個(gè)存儲(chǔ)單元都通過串聯(lián)連接的相變存儲(chǔ)元件和選擇器晶體管形成。基于在輸入處接收的邏輯地址信號(hào)以及更多的解碼方案，列解碼器和行解碼器能夠選擇存儲(chǔ)單元，具體為選擇對(duì)應(yīng)的字線和位線。
[0004]列解碼器可以包括模擬選擇開關(guān)(由晶體管組成)，其在它們的相應(yīng)控制端上接收地址信號(hào)。選擇開關(guān)可以根據(jù)層級(jí)中的樹結(jié)構(gòu)來組織，并且它們?cè)诿總€(gè)層級(jí)中的數(shù)量與組織和存儲(chǔ)陣列的大小相關(guān)。當(dāng)使能時(shí)，選擇開關(guān)允許所選位線根據(jù)期望實(shí)施的操作達(dá)到電壓和/或電流的確定值。具體地，在編程級(jí)或讀取級(jí)與所選位線之間創(chuàng)建電流路徑。通過特定數(shù)量的選擇開關(guān)的串聯(lián)來限定電流路徑，并且對(duì)于編程級(jí)和讀取級(jí)來說都是相同的(存儲(chǔ)陣列內(nèi))。具體地，在電流路徑的上游，選擇器通常設(shè)置用于將路徑可選地與編程級(jí)或讀取級(jí)相關(guān)聯(lián)。通常，在用于讀取讀取級(jí)中的數(shù)據(jù)的感測(cè)放大器內(nèi)生成用于讀取操作的位線偏置電壓，并且在編程級(jí)中的專用編程驅(qū)動(dòng)器內(nèi)生成用于寫入操作的位線偏置電壓。感測(cè)放大器通過將流入所選存儲(chǔ)單元的電流與流入?yún)⒖紗卧膮⒖茧娏鬟M(jìn)行比較來執(zhí)行存儲(chǔ)在存儲(chǔ)單元中的數(shù)據(jù)的讀取。
[0005]在PCM的具體情況下，為了執(zhí)行讀取操作，使用低值的電壓(例如，300mV和600mV之間)和標(biāo)準(zhǔn)值的電流(例如，在10_20μΑ的區(qū)域中)。用于執(zhí)行寫入的電壓通常高于用于讀取的值，例如近似比用于讀取操作的電壓高2V。此外，例如在600μΑ的區(qū)域中使用大電流。此夕卜，在讀取期間使用列編碼中的快速建立(settling)。
[0006]在PCM存儲(chǔ)器中，感測(cè)放大器可以包括三級(jí)。第一和第二級(jí)通常是差分級(jí)，它們分別用作電流積分器和比較器。第三級(jí)是設(shè)置-重置(SR)鎖存器，其鎖存并將差分輸入轉(zhuǎn)換為單端輸出。這種類型的感測(cè)放大器的缺陷在于，在比較器的一個(gè)臂中總是存在靜電流。此夕卜，要求相對(duì)較長(zhǎng)的預(yù)充電時(shí)間，這導(dǎo)致降低的生產(chǎn)率和較長(zhǎng)的訪問時(shí)間。
[0007]現(xiàn)有感測(cè)放大器的另一示例可以包括差分I/V轉(zhuǎn)換器和比較器，其被設(shè)計(jì)為直接從電源電壓(VCC)偏置位線。差分結(jié)構(gòu)拒絕同時(shí)讀寫，并且提供在單元讀取操作期間發(fā)生的噪聲。位線放電后讀取特征可以實(shí)施為降低通過字線上升引起的錯(cuò)誤。對(duì)于同一字線上的多組單元圖案，通過設(shè)置單元在所選字線中注入的較高電流增加了電壓，從而影響弱設(shè)置單元和重置單元的值。在檢測(cè)設(shè)置單元之后降低對(duì)應(yīng)的位線可以減少這種效應(yīng)。然而，這種類型的感測(cè)放大器的缺陷在于，僅在讀循環(huán)的結(jié)尾處由觸發(fā)器電流采樣輸出之后切斷靜電流，因此，經(jīng)歷大電流消耗直到輸出被采樣。
[0008]此外，可靠性是PCM單元的用于在特定的持久循環(huán)內(nèi)保持正確數(shù)據(jù)的重要關(guān)注點(diǎn)?，F(xiàn)有感測(cè)放大器的長(zhǎng)時(shí)間在位線上的過電壓對(duì)持久性具有負(fù)面影響。
【實(shí)用新型內(nèi)容】
[0009]為解決上述問題，本公開提供了一種存儲(chǔ)器件，包括:相變存儲(chǔ)(PCM)單元和互補(bǔ)PCM單元的陣列；列解碼器，親合至所述PCM單元和所述互補(bǔ)PCM單元的所述陣列，并且具有第一輸出和第二輸出；位線，耦合至所述PCM單元;互補(bǔ)位線，耦合至所述互補(bǔ)PCM單元；以及感測(cè)放大器，耦合至所述列解碼器，并包括:電流積分器，耦合至所述第一輸出和所述第二輸出，并且被配置為分別接收給定PCM單元和互補(bǔ)PCM單元的第一電流和第二電流，電流-電壓轉(zhuǎn)換器，耦合至所述電流積分器，并且被配置為接收所述第一電流和所述第二電流并分別向第一節(jié)點(diǎn)和第二節(jié)點(diǎn)提供所述給定PCM單元和互補(bǔ)PCM單元的第一電壓和第二電壓，差分比較器，耦合至所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)，并且被配置為根據(jù)所述第一電壓和所述第二電壓生成輸出信號(hào);和邏輯電路，耦合至所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)，并且被配置為分別響應(yīng)于所述第一電壓和所述第二電壓禁用所述列解碼器并使位線電壓和互補(bǔ)位線電壓放電。
[0010]優(yōu)選地，所述電流積分器包括耦合在所述位線和所述互補(bǔ)位線之間的均衡晶體管，以在均衡階段期間選擇性地建立所述位線和所述互補(bǔ)位線之間的連接。
[0011]優(yōu)選地，還包括:耦合至所述差分比較器的讀取電路。
[0012]優(yōu)選地，所述感測(cè)放大器被配置為在每個(gè)讀取循環(huán)之后執(zhí)行預(yù)充電操作和電壓均衡操作。
[0013]優(yōu)選地，每個(gè)PCM單元和相應(yīng)的互補(bǔ)PCM單元均包括相變區(qū)域以及與其耦合的選擇晶體管。
[0014]優(yōu)選地，所述差分比較器的輸出被配置為生成使能切換到所述均衡階段的檢測(cè)邏輯信號(hào)。
[0015]優(yōu)選地，還包括:預(yù)充電電路，被配置為在預(yù)充電階段期間將所述位線和所述互補(bǔ)位線充電至電源電壓。
[0016]此外，本公開還提供了一種感測(cè)放大器，耦合至相變存儲(chǔ)(PCM)單元和互補(bǔ)PCM單元的陣列，并且具有分別耦合至所述PCM單元和所述互補(bǔ)PCM單元的位線和互補(bǔ)位線，所述感測(cè)放大器包括:電流積分器，耦合至第一輸出和第二輸出，并且被配置為分別接收給定PCM單元和互補(bǔ)PCM單元的第一電流和第二電流，電流-電壓轉(zhuǎn)換器，耦合至所述電流積分器，并且被配置為接收所述第一電流和所述第二電流，并且分別向第一節(jié)點(diǎn)和第二節(jié)點(diǎn)提供所述給定PCM單元和互補(bǔ)PCM單元的第一電壓和第二電壓，差分比較器，耦合至所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)，并且被配置為根據(jù)所述第一電壓和所述第二電壓生成輸出信號(hào)；以及邏輯電路，耦合至所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)，并且被配置為分別響應(yīng)于所述第一電壓和所述第二電壓禁用所述列解碼器，并使位線電壓和互補(bǔ)位線電壓放電。
[0017]優(yōu)選地，所述電流積分器包括耦合在所述位線和所述互補(bǔ)位線之間的均衡晶體管，以在均衡階段期間選擇性地建立所述位線和所述互補(bǔ)位線之間的連接。
[0018]優(yōu)選地，還包括:耦合至所述差分比較器的讀取電路。
[0019]優(yōu)選地，所述感測(cè)放大器被配置為在每個(gè)讀取循環(huán)之后執(zhí)行預(yù)充電操作和電壓均衡操作。
[0020]優(yōu)選地，每個(gè)PCM單元和相應(yīng)的互補(bǔ)PCM單元均包括相變區(qū)域以及與其耦合的選擇晶體管。
[0021]優(yōu)選地，所述差分比較器的輸出被配置為生成使能切換到所述均衡階段的檢測(cè)邏輯信號(hào)。
[0022]優(yōu)選地，還包括:預(yù)充電電路，被配置為在預(yù)充電階段期間將所述位線和所述互補(bǔ)位線充電至電源電壓。
【附圖說明】
[0023]圖1是根據(jù)本實(shí)用新型實(shí)施例的非易失性存儲(chǔ)器件(具體為PCM類型)和對(duì)應(yīng)感測(cè)放大器的部分的框圖；
[0024]圖2是圖1的感測(cè)放大器的示意性電路圖；
[0025]圖3是根據(jù)本實(shí)用新型的用于生成ST0P_READ信號(hào)的電路圖和邏輯的示意圖；
[0026]圖4是根據(jù)本實(shí)用新型的列解碼器的示意性電路圖；
[0027]圖5是根據(jù)本實(shí)用新型的在預(yù)充電階段期間生成PRECH信號(hào)的電路的示意性電路圖；
[0028]圖6示出了根據(jù)本實(shí)用新型的感測(cè)放大器的三級(jí)中的電壓電平的定時(shí)圖；以及
[0029]圖7示出了根據(jù)本實(shí)用新型的讀循環(huán)期間的感測(cè)放大器的電壓電平的定時(shí)圖。
【具體實(shí)施方式】
[0030]以下將參照示出本實(shí)用新型優(yōu)選實(shí)施例的附圖完整地描述本實(shí)用新型。然而，本實(shí)用新型可以以許多不同的形式來實(shí)施并且不應(yīng)被理解為限于本文闡述的實(shí)施例。相反，提供這些實(shí)施例以使本公開完整，并且對(duì)于本領(lǐng)域技術(shù)人員來說，其完全覆蓋本實(shí)用新型的范圍。類似的參考標(biāo)號(hào)表示類似的元件，并且撇符號(hào)用于表示可選實(shí)施例中的相似元件。
[0031]在圖1中，現(xiàn)在描述整體通過參考標(biāo)號(hào)11表示的非易失性存儲(chǔ)器件(具體為PCM類型)。
[0032]具體地，非易失性存儲(chǔ)器件包括根據(jù)字線WL和位線BL布置的存儲(chǔ)單元。通過圖1中的示例示出存儲(chǔ)單元13及其互補(bǔ)存儲(chǔ)單元17。公共字線WL和位線BL及其互補(bǔ)位線BLn分別耦合至單元13及其互補(bǔ)單元17。存儲(chǔ)單元13和17均包括相變?cè)?9。
[0033]相變?cè)?9包括相變材料(例如，硫族化物)，并且能夠以與相變材料假設(shè)的不同相相關(guān)聯(lián)的電阻等級(jí)的形式存儲(chǔ)數(shù)據(jù)。在圖1中，相變?cè)?9被描述為具有可變阻抗的電阻器。
[0034]在所示實(shí)施例中，選擇元件21是NMOS晶體管，其柵極端連接至字線WL，漏極端連接至相變?cè)?9，并且源極端連接至參考電位(例如，連接至地)。選擇元件21被控制為能夠在被選擇時(shí)在相應(yīng)的讀取/編程操作期間使讀取/編程電流通過相變?cè)?9。
[0035]列解碼器23耦合在存儲(chǔ)單元13及其互補(bǔ)單元17與感測(cè)放大器12和偏置電路(未示出)之間。列解碼器23被配置為在被選擇BL和感測(cè)放大器12之間生成電流路徑。列解碼器23可以包括兩個(gè)或多個(gè)等級(jí)的解碼。在該具體示例性實(shí)施例中，選擇開關(guān)14和16在它們的終端上接收相應(yīng)的列解碼信號(hào)YM和Y0。開關(guān)15通過用于將BL放電至地的互補(bǔ)信號(hào)YM_N來控制。選擇開關(guān)14、15和16可以是低壓NMOS晶體管。
[0036]感測(cè)放大器12包括具有節(jié)點(diǎn)22a和22b的第一級(jí)18。第一級(jí)18(其可以是電流積分器)耦合至第一輸出20a和第二輸出20b。具有節(jié)點(diǎn)36a和36b的第二級(jí)28(其可以是電流-電壓轉(zhuǎn)換器)通過節(jié)點(diǎn)22a和22b耦合至第一級(jí)?？梢允荢R鎖存器的第三級(jí)42可以通過節(jié)點(diǎn)36a和36b耦合至第二級(jí)28。
[0037]此外，感測(cè)放大器12可以包括邏輯電路50，其耦合至節(jié)點(diǎn)36a和36b以及耦合至均衡器電路52和膠合邏輯電路54。膠合邏輯電路54耦合至列解碼器電路56和相發(fā)生器電路58 ο
[0038]現(xiàn)在參照?qǐng)D2，描述感測(cè)放大器的架構(gòu)。盡管示出了單個(gè)感測(cè)放大器，但感測(cè)放大器庫(kù)(例如，32個(gè)感測(cè)放大器)可以在讀取操作期間耦合至所選位線。如圖2所示，感測(cè)放大器12可以包括三級(jí)并且以四個(gè)階段進(jìn)行操作。例如，讀取循環(huán)可以開始于預(yù)充電階段，然后是評(píng)估階段，然后是均衡階段和用于下一讀取循環(huán)的預(yù)充電階段。
[0039]感測(cè)放大器12的第一級(jí)可以包括相應(yīng)的共源共柵電路24。每個(gè)共源共柵電路24都具有在預(yù)設(shè)值電位處偏置對(duì)應(yīng)存儲(chǔ)單元13和17的漏極端的功能，并且可以通過一對(duì)NMOS晶體管26和28形成。具體地，NMOS晶體管26的源極端耦合至對(duì)應(yīng)輸出20a和20b，并且漏極端耦合至晶體管28的源極端。晶體管28的漏極端耦合至對(duì)應(yīng)節(jié)點(diǎn)22a和22b。
[0040]感測(cè)放大器12包括第二級(jí)28，其可以是電流-電壓轉(zhuǎn)換器。第二級(jí)28可以包括通過第一 PMOS晶體管30和第二 PMOS晶體管32形成的電流鏡，它們的源極端分別耦合至節(jié)點(diǎn)36a和36b，并且通過PMOS晶體管34耦合至電源電壓Vdda，其中PMOS晶體管34在自己的柵極端上接收控制信號(hào)PRECH。
[0041 ] 一對(duì)NMOS晶體管38和40的柵極端接收控制信號(hào)PRECH，源極端被設(shè)置為參考電壓，并且漏極端分別親合至節(jié)點(diǎn)36b和節(jié)點(diǎn)36a。
[0042]感測(cè)放大器還包括第三級(jí)，其可以是差分比較器42。第三級(jí)42包括SR鎖存器，其包括分別耦合至節(jié)點(diǎn)36a和第二節(jié)點(diǎn)36b的一對(duì)交叉耦合NOR門44，并且在讀取期間，其上分別存在與兩個(gè)存儲(chǔ)單元13和17中流動(dòng)的電流相關(guān)的第一電壓C0MP_0UT和第二電壓C0MP_0UT_N。NOT門46耦合至一對(duì)NOR門44，并且提供信號(hào)DATA_0UT。
[0043]在操作中，第一級(jí)18在預(yù)充電階段期間將節(jié)點(diǎn)22a上的電流0UT_INT與節(jié)點(diǎn)22b上的電流0UT_INT_N相加，并且節(jié)點(diǎn)電壓穩(wěn)定。第一級(jí)18還通過Vcasc_sa提供近似為0.6V的位線BL的靜態(tài)偏振。
[0044]當(dāng)預(yù)充電階段終止時(shí)，作為來自單元13及其互補(bǔ)單元17的電流差的積分，可以在節(jié)點(diǎn)22a和22b上分別顯示(develop)信號(hào)作為0UT_INT和0UT_INT_N。當(dāng)這兩個(gè)節(jié)點(diǎn)22a和22b的電壓足夠低以接通第二級(jí)電流-電壓轉(zhuǎn)換器28的交叉耦合PMOS時(shí)，其通過它們的正反饋被放大，并且第三級(jí)差分比較器42可以開始進(jìn)行其判定。兩個(gè)節(jié)點(diǎn)36a COMP_OUT和36bCOMP_OUT_N*的一個(gè)將提升設(shè)置基于NOR的SR觸發(fā)器42中的校正數(shù)據(jù)。
[0045]從而，在兩個(gè)信號(hào)C0MP_0UT和C0MP_0UT_N中的一個(gè)的上升處，生成均衡信號(hào)EQ和信號(hào)ST0P_READ以從兩條位線BL中去除差分信號(hào)，并且避免位線電壓上升，然后準(zhǔn)備用于下一讀取操作的位線BL。當(dāng)所有均衡信號(hào)為on時(shí)，通過變?yōu)椤癐”的ST0P_READ來斷定讀取操作，并且預(yù)充電信號(hào)被用于恢復(fù)感測(cè)放大器12中的初始狀態(tài)。可以關(guān)閉到位線BL的電流路徑，從而取消選擇YM晶體管(一個(gè)等級(jí)的解碼)以避免不需要的電流消耗且位線BL被接地。
[0046]在預(yù)充電階段之后，其中PRECH從“I”變?yōu)椤癘”，C0MP_0UT和C0MP_0UT_N*的一個(gè)根據(jù)電流-電壓轉(zhuǎn)換器28的每個(gè)臂(S卩，30和32)中的電流將其狀態(tài)從“O”變?yōu)椤癐”。然后，SA_DETECT信號(hào)使能EQ信號(hào)，這標(biāo)志著均衡階段。
[0047]現(xiàn)在，參照?qǐng)D3，當(dāng)使用NOR門60將對(duì)應(yīng)于SA_DETECT〈32: 0>的信號(hào)從“I”變?yōu)椤癘”時(shí)，膠合邏輯電路54被配置為使得ST0P_READ信號(hào)從“O”變?yōu)椤癐”。
[0048]現(xiàn)在參照?qǐng)D4，描述列解碼器56。在ST0P_READ信號(hào)的正沿上(S卩，“O”到“1”)，F(xiàn)ILTER_NW “I”變?yōu)椤癘”，從而斷開YM解碼。這有效地切斷通過相變?cè)?9和感測(cè)放大器12從VDD到地的靜態(tài)電流路徑。禁用YM解碼(YM_BUFF_N_LV = T )還將位線電壓放電至地。READSTR0BE(讀選通脈沖)信號(hào)重置FF以能夠在下一讀取/驗(yàn)證操作開始時(shí)使能FILTER_N。
[0049]現(xiàn)在參照?qǐng)D5，在生成輸出信號(hào)之前的評(píng)估階段期間，PHASEl(來自相移發(fā)生器58的信號(hào))和PRECH為“O”。因此，PRECH和PRECH_N保持它們的值，只要ST0P_READ= “O”。當(dāng)ST0P_READ從“O”變?yōu)椤癐”時(shí)，SR鎖存器被重置，因此PRECH變?yōu)門，從而將電流積分器18的0UT_INT 和 0UT_INT_N 節(jié)點(diǎn) 22a 和 22b 預(yù)充電至 Vdda。
[0050]圖6是感測(cè)放大器12的三級(jí)中的電壓電平的級(jí)定時(shí)圖62。例如，電流積分器定時(shí)圖62、電流-電壓轉(zhuǎn)換器定時(shí)圖64和差分比較器定時(shí)圖66描述了讀取循環(huán)期間的每個(gè)級(jí)中的電壓電平。每個(gè)讀取循環(huán)都被劃分為兩個(gè)主要階段，包括預(yù)充電階段和評(píng)估階段，隨后是均衡階段和用于下一讀取循環(huán)的預(yù)充電階段。
[0051 ] 圖7是上述各個(gè)信號(hào)的電壓電平的信號(hào)定時(shí)圖70。例如，READ定時(shí)圖72、PRECH和PRECH_N 定時(shí)圖 74、C0MP_0UT 和 C0MP_0UT_N 定時(shí)圖 76、SA_DETECT〈0> 和 ST0P_READ 定時(shí)圖 78、EQ定時(shí)圖80、FI LTER_NS時(shí)圖82以及YM_BUFF_LV和YM_BUFF_LV_NS時(shí)圖84示出了每個(gè)信號(hào)相對(duì)于彼此的定時(shí)以及對(duì)應(yīng)的電壓電平。
[0052]在另一實(shí)施例中，公開了使用用于相變非易失性存儲(chǔ)器件的感測(cè)放大器的方法，其中存儲(chǔ)器件至少包括存儲(chǔ)單元和互補(bǔ)存儲(chǔ)單元、與其耦合的對(duì)應(yīng)位線和互補(bǔ)位線以及耦合至存儲(chǔ)單元和互補(bǔ)存儲(chǔ)單元的列解碼器。該方法包括:分別接收存儲(chǔ)單元和互補(bǔ)存儲(chǔ)單元的第一和第二電流；以及將第一和第二電流轉(zhuǎn)換為存儲(chǔ)單元的第一和第二電壓。該方法還包括:根據(jù)第一和第二電壓生成輸出信號(hào)；以及響應(yīng)于第一和第二電壓禁用列解碼器并使位線電壓放電。
[0053]本實(shí)用新型的優(yōu)點(diǎn)包括降低讀取和驗(yàn)證操作中的功耗。在評(píng)估階段期間，由于YM禁用，在生成輸出信號(hào)之后，來自Vdda的消耗可以接近零。在現(xiàn)有存儲(chǔ)器件中，靜電流總是存在于電流-電壓轉(zhuǎn)換器的鏡像平衡電路的一個(gè)臂中。還可以響應(yīng)于輸出將位線上的其他電壓去除并放電至地(通過禁用YM解碼來生成輸出)，從而增強(qiáng)可靠性。此外，通過均衡階段的差分信號(hào)去除來實(shí)現(xiàn)生產(chǎn)量的增加。
[0054]本領(lǐng)域技術(shù)人員在前面的描述和附圖的教導(dǎo)下能夠?qū)崿F(xiàn)本實(shí)用新型的許多修改和其他實(shí)施例。因此，應(yīng)該理解，本實(shí)用新型不限于所公開的具體實(shí)施例，并且這些修改和實(shí)施例包括在所附權(quán)利要求的范圍內(nèi)。
【主權(quán)項(xiàng)】
1.一種存儲(chǔ)器件，其特征在于，包括: 相變存儲(chǔ)PCM單元和互補(bǔ)PCM單元的陣列； 列解碼器，耦合至所述PCM單元和所述互補(bǔ)PCM單元的所述陣列，并且具有第一輸出和第二輸出； 位線，親合至所述PCM單元； 互補(bǔ)位線，耦合至所述互補(bǔ)PCM單元；以及 感測(cè)放大器，耦合至所述列解碼器，并包括: 電流積分器，耦合至所述第一輸出和所述第二輸出，并且被配置為分別接收給定PCM單元和互補(bǔ)PCM單元的第一電流和第二電流， 電流-電壓轉(zhuǎn)換器，耦合至所述電流積分器，并且被配置為接收所述第一電流和所述第二電流并分別向第一節(jié)點(diǎn)和第二節(jié)點(diǎn)提供所述給定PCM單元和互補(bǔ)PCM單元的第一電壓和第二電壓， 差分比較器，耦合至所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)，并且被配置為根據(jù)所述第一電壓和所述第二電壓生成輸出信號(hào);和 邏輯電路，耦合至所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)，并且被配置為分別響應(yīng)于所述第一電壓和所述第二電壓禁用所述列解碼器并使位線電壓和互補(bǔ)位線電壓放電。2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器件，其特征在于，所述電流積分器包括耦合在所述位線和所述互補(bǔ)位線之間的均衡晶體管，以在均衡階段期間選擇性地建立所述位線和所述互補(bǔ)位線之間的連接。3.根據(jù)權(quán)利要求1所述的存儲(chǔ)器件，其特征在于，還包括:耦合至所述差分比較器的讀取電路。4.根據(jù)權(quán)利要求1所述的存儲(chǔ)器件，其特征在于，所述感測(cè)放大器被配置為在每個(gè)讀取循環(huán)之后執(zhí)行預(yù)充電操作和電壓均衡操作。5.根據(jù)權(quán)利要求1所述的存儲(chǔ)器件，其特征在于，每個(gè)PCM單元和相應(yīng)的互補(bǔ)PCM單元均包括相變區(qū)域以及與其耦合的選擇晶體管。6.根據(jù)權(quán)利要求2所述的存儲(chǔ)器件，其特征在于，所述差分比較器的輸出被配置為生成使能切換到所述均衡階段的檢測(cè)邏輯信號(hào)。7.根據(jù)權(quán)利要求2所述的存儲(chǔ)器件，其特征在于，還包括:預(yù)充電電路，被配置為在預(yù)充電階段期間將所述位線和所述互補(bǔ)位線充電至電源電壓。8.一種感測(cè)放大器，其特征在于，耦合至相變存儲(chǔ)PCM單元和互補(bǔ)PCM單元的陣列，并且具有分別耦合至所述PCM單元和所述互補(bǔ)PCM單元的位線和互補(bǔ)位線，所述感測(cè)放大器包括: 電流積分器，耦合至第一輸出和第二輸出，并且被配置為分別接收給定PCM單元和互補(bǔ)PCM單元的第一電流和第二電流， 電流-電壓轉(zhuǎn)換器，耦合至所述電流積分器，并且被配置為接收所述第一電流和所述第二電流，并且分別向第一節(jié)點(diǎn)和第二節(jié)點(diǎn)提供所述給定PCM單元和互補(bǔ)PCM單元的第一電壓和第二電壓， 差分比較器，耦合至所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)，并且被配置為根據(jù)所述第一電壓和所述第二電壓生成輸出信號(hào)；以及 邏輯電路，耦合至所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)，并且被配置為分別響應(yīng)于所述第一電壓和所述第二電壓禁用所述列解碼器，并使位線電壓和互補(bǔ)位線電壓放電。9.根據(jù)權(quán)利要求8所述的感測(cè)放大器，其特征在于，所述電流積分器包括耦合在所述位線和所述互補(bǔ)位線之間的均衡晶體管，以在均衡階段期間選擇性地建立所述位線和所述互補(bǔ)位線之間的連接。10.根據(jù)權(quán)利要求8所述的感測(cè)放大器，其特征在于，還包括:耦合至所述差分比較器的讀取電路。11.根據(jù)權(quán)利要求8所述的感測(cè)放大器，其特征在于，所述感測(cè)放大器被配置為在每個(gè)讀取循環(huán)之后執(zhí)行預(yù)充電操作和電壓均衡操作。12.根據(jù)權(quán)利要求8所述的感測(cè)放大器，其特征在于，每個(gè)PCM單元和相應(yīng)的互補(bǔ)PCM單元均包括相變區(qū)域以及與其耦合的選擇晶體管。13.根據(jù)權(quán)利要求9所述的感測(cè)放大器，其特征在于，所述差分比較器的輸出被配置為生成使能切換到所述均衡階段的檢測(cè)邏輯信號(hào)。14.根據(jù)權(quán)利要求8所述的感測(cè)放大器，其特征在于，還包括:預(yù)充電電路，被配置為在預(yù)充電階段期間將所述位線和所述互補(bǔ)位線充電至電源電壓。
【文檔編號(hào)】G11C7/06GK205656858SQ201620498291
【公開日】2016年10月19日
【申請(qǐng)日】2016年5月26日 公開號(hào)201620498291.6, CN 201620498291, CN 205656858 U, CN 205656858U, CN-U-205656858, CN201620498291, CN201620498291.6, CN205656858 U, CN205656858U
【發(fā)明人】M·帕索蒂, M·卡里希米, R·庫(kù)爾施瑞斯薩, C·奧里奇奧
【申請(qǐng)人】意法半導(dǎo)體國(guó)際有限公司, 意法半導(dǎo)體股份有限公司