異步電路系統(tǒng)對(duì)同步隨機(jī)存儲(chǔ)器的寫入電路和讀取電路的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于接口電路技術(shù)領(lǐng)域，涉及一種接口電路，尤其是寫入電路和讀取電路。
【背景技術(shù)】
[0002] 目前大部分?jǐn)?shù)字電路設(shè)計(jì)都采用同步方式，即同步電路。同步電路的設(shè)計(jì)基于以 下兩個(gè)基本假設(shè)來簡化：電路中的所有信號(hào)都采用二進(jìn)制；所有的模塊都共享一個(gè)公共的 離散時(shí)序，該時(shí)序由分布于整個(gè)電路中的全局時(shí)鐘信號(hào)來定義。
[0003] 而異步數(shù)字電路，簡稱異步電路，本質(zhì)上和同步電路不同；雖然也采用二進(jìn)制信 號(hào)，但沒有公共的離散時(shí)序，不需要全局時(shí)鐘。異步電路一般通過握手協(xié)議實(shí)現(xiàn)不同部件之 間的數(shù)據(jù)同步、通信以及運(yùn)算順序。和同步電路相比，異步電路沒有高頻時(shí)鐘，而且電路的 翻轉(zhuǎn)只在輸入數(shù)據(jù)發(fā)生改變時(shí)進(jìn)行；同時(shí)，和同步電路不同，異步電路不需要用寄存器對(duì)組 合邏輯的輸出進(jìn)行同步。因此，異步電路具有低功耗、高速、低電磁噪聲輻射、易模塊化和易 重用的特點(diǎn)，是一種典型的綠色電路。
[0004] 由于異步電路具有上述優(yōu)點(diǎn)，最近幾年越來越受到重視，一些異步CMOS數(shù)字集成 電路也逐漸占領(lǐng)市場(chǎng)，如智能卡市場(chǎng)，異構(gòu)多核處理器市場(chǎng)等。但目前異步電路在CMOS集 成電路設(shè)計(jì)當(dāng)中尚存在異步IP模塊缺乏的問題，特別是隨機(jī)存儲(chǔ)器缺乏的問題。隨機(jī)存儲(chǔ) 器在大部分異步電路系統(tǒng)中都要用到。目前CMOS異步集成電路設(shè)計(jì)當(dāng)中通常采用寄存器 或鎖存器進(jìn)行設(shè)計(jì)從而導(dǎo)致電路復(fù)雜且功耗較高；也可以采用全定制的方法設(shè)計(jì)，這種方 法設(shè)計(jì)過程繁瑣復(fù)雜，而且需要針對(duì)特定的集成電路制造工藝進(jìn)行，可移植性較差。同時(shí)， 采用這些方法設(shè)計(jì)得到的隨機(jī)存儲(chǔ)器可測(cè)試性較差，不利于大規(guī)模生產(chǎn)。
[0005] 因此，如果異步電路系統(tǒng)中能采用現(xiàn)有的同步電路中成熟的、具有較好可測(cè)性的 同步隨機(jī)存儲(chǔ)器模塊，將極大地降低異步電路系統(tǒng)的設(shè)計(jì)與制造成本。
[0006] 在異步電路中最常用的一種握手協(xié)議是四相雙軌握手協(xié)議。四相雙軌握手協(xié)議是 指采用雙軌編碼方式和四相信號(hào)傳輸協(xié)議進(jìn)行握手通信。雙軌編碼是指通過使用兩條線表 示一個(gè)信息位的方式將請(qǐng)求信號(hào)與數(shù)據(jù)信號(hào)放在一起編碼，形成用于通信的信號(hào)，即用兩 條導(dǎo)線來表示一位信息X。其中一條導(dǎo)線X. t表示邏輯1 (或真值），另一條導(dǎo)線X. f表示 邏輯〇 (或假值）。lx. t，X. f} = {1，0}和{x. t，X. f} = {0, 1}為"有效"狀態(tài)，分別表示1 和0 ; {x. t, X. f} = {0, 0}表示"空"狀態(tài)；而{x. t, X. f} = {1，1}在協(xié)議中不使用。四相信 號(hào)傳輸協(xié)議需要有置低電平的步驟并且是電平敏感的，所以又被稱為歸零信號(hào)傳輸協(xié)議或 電平敏感信號(hào)傳輸協(xié)議。四相信號(hào)傳輸協(xié)議完成一個(gè)握手過程需要四個(gè)步驟：發(fā)送端發(fā)出 數(shù)據(jù)并將請(qǐng)求信號(hào)置為高電平；接收端接收數(shù)據(jù)并將應(yīng)答信號(hào)置為高電平；發(fā)送端響應(yīng)接 收端并將請(qǐng)求信號(hào)置為低電平；接收端響應(yīng)發(fā)送端并將應(yīng)答信號(hào)置為低電平。四相雙軌握 手通道如圖1所示；四相雙軌握手協(xié)議的通信步驟如圖2所示。
[0007] 第一步發(fā)送端開始發(fā)送有效信息，對(duì)于只有一個(gè)信息位的情況，即發(fā)送{x. t，X. f} ={1，0}或{x. t，X. f} = {0, 1}狀態(tài)。
[0008] 第二步接收端收到信息后，對(duì)于多個(gè)信息位的情況，需要等到所有信息位的通道 都變?yōu)?有效"狀態(tài)后，將應(yīng)答信號(hào)置為高電平。
[0009] 第三步發(fā)送端收到應(yīng)答信號(hào)（即應(yīng)答信號(hào)為高）后發(fā)送"空"狀態(tài)信息，即對(duì)于單 個(gè)信息位的情況即lx. t，x.f} = {0,0}狀態(tài)，對(duì)于多個(gè)信息位的情況需要將所有信息位的 通道都置為"空"狀態(tài)，作為回應(yīng)。
[0010] 最后接收端在發(fā)現(xiàn)所有信息位通道都為"空"狀態(tài)信息后將應(yīng)答信號(hào)置為低電平 作為應(yīng)答完成信息傳送。
[0011] 靜態(tài)隨機(jī)存儲(chǔ)器（SRAM)是一種不需要刷新電路即能保存它內(nèi)部存儲(chǔ)的數(shù)據(jù)，可 以按照隨機(jī)順序進(jìn)行讀寫的存儲(chǔ)器。靜態(tài)隨機(jī)存儲(chǔ)器有單端口和雙端口之分，單端口只有 一套時(shí)鐘、地址和數(shù)據(jù)端口，雙端口有兩套時(shí)鐘、地址和數(shù)據(jù)端口。通常其主要控制信號(hào)包 括：
[0012] ADD :地址信號(hào)，用A[m:0]表不（m+Ι)位地址信號(hào)，A[i]表不第i位地址信號(hào)；
[0013] :模塊選擇信號(hào)，通常低電平表示該存儲(chǔ)器模塊被選中；
[0014] Wi!:寫允許信號(hào)，通常低電平表示寫操作有效；
[0015] RE :讀允許信號(hào)，通常高電平表示讀操作有效；
[0016] D_out :數(shù)據(jù)輸出信號(hào)，用D_out[n:0]表示（n+1)位數(shù)據(jù)輸出信號(hào)，D_out[j]表示 第j位數(shù)據(jù)輸出信號(hào)；
[0017] D_in :數(shù)據(jù)輸入信號(hào)，用D_in[n:0]表示（n+1)位數(shù)據(jù)輸入信號(hào)，D_in[j]表示第 j位數(shù)據(jù)輸入信號(hào)；
[0018] 51 :數(shù)據(jù)輸出允許信號(hào)，低電平有效；
[0019] CLK:時(shí)鐘信號(hào)。

【發(fā)明內(nèi)容】

[0020] 本發(fā)明的目的在于提供一種能夠?qū)崿F(xiàn)同步隨機(jī)存儲(chǔ)器在異步電路系統(tǒng)中應(yīng)用的 接口電路。
[0021] 為了達(dá)到上述目的，本發(fā)明的解決方案是：
[0022] -種異步電路系統(tǒng)對(duì)同步隨機(jī)存儲(chǔ)器的寫入電路，所述異步電路系統(tǒng)采用雙軌四 相握手協(xié)議，包括寫允許開啟電路部分、寫入地址和寫入數(shù)據(jù)轉(zhuǎn)換傳輸電路部分、寫啟動(dòng)和 寫完成應(yīng)答電路部分；所述寫允許開啟電路部分用于根據(jù)所述異步電路系統(tǒng)的雙軌寫允許 信號(hào)開啟所述同步隨機(jī)存儲(chǔ)器的寫允許操作；所述寫入地址和寫入數(shù)據(jù)轉(zhuǎn)換傳輸電路部分 用于將所述異步電路系統(tǒng)的雙軌寫入地址信號(hào)和寫入數(shù)據(jù)信號(hào)轉(zhuǎn)換為所述同步隨機(jī)存儲(chǔ) 器的寫入地址信號(hào)和寫入數(shù)據(jù)信號(hào)；所述寫啟動(dòng)和寫完成應(yīng)答電路部分用于向所述同步隨 機(jī)存儲(chǔ)器發(fā)出寫啟動(dòng)信號(hào)并向所述異步電路系統(tǒng)發(fā)出寫完成信號(hào)。
[0023] 所述寫允許開啟電路部分包括第一類與門和第一類三態(tài)門；所述第一類與門的兩 個(gè)輸入端分別連接所述異步電路系統(tǒng)的雙軌寫允許信號(hào)的兩個(gè)端口，輸出端連接所述第一 類三態(tài)門的控制使能端；所述第一類三態(tài)門的輸入端連接所述異步電路系統(tǒng)的雙軌寫允許 信號(hào)中的邏輯1信號(hào)端口，輸出端連接所述同步隨機(jī)存儲(chǔ)器的寫允許信號(hào)端口。
[0024] 所述寫入地址和寫入數(shù)據(jù)轉(zhuǎn)換傳輸電路部分包括寫入地址轉(zhuǎn)換傳輸電路；所述寫 入地址轉(zhuǎn)換傳輸電路包括將所述異步電路系統(tǒng)的雙軌寫入地址信號(hào)的邏輯1信號(hào)端口與 所述同步隨機(jī)存儲(chǔ)器中對(duì)應(yīng)的寫入數(shù)據(jù)地址端口連接的導(dǎo)線。
[0025] 所述寫入地址和寫入數(shù)據(jù)轉(zhuǎn)換傳輸電路部分包括寫入數(shù)據(jù)轉(zhuǎn)換傳輸電路；所述寫 入數(shù)據(jù)轉(zhuǎn)換傳輸電路包括將所述異步電路系統(tǒng)中雙軌寫入數(shù)據(jù)信號(hào)的邏輯1信號(hào)端口與 所述同步隨機(jī)存儲(chǔ)器中對(duì)應(yīng)的寫入數(shù)據(jù)端口連接的導(dǎo)線。
[0026] 所述寫啟動(dòng)和寫完成應(yīng)答電路部分包括至少一個(gè)第一類或門、至少一個(gè)第二類或 門以及第一類C單元電路；每個(gè)第一類或門的輸入端與所述異步電路系統(tǒng)的一對(duì)地址輸出 端口連接、每個(gè)第二類或門的輸入端與所述異步電路系統(tǒng)的一對(duì)數(shù)據(jù)輸出端口連接；每個(gè) 第一類或門和第二類或門的輸出端均連接第一類C單元電路的不同輸入端，第一類C單元 電路還有一個(gè)輸入端連接所述異步電路系統(tǒng)中雙軌寫允許信號(hào)中的邏輯0信號(hào)端口；第一 類C單元電路的輸出端包括兩路分支；一路分支直接連接所述同步隨機(jī)存儲(chǔ)器的時(shí)鐘信號(hào) 端口，另一路分支串聯(lián)第一延遲電路后連接所述異步電路系統(tǒng)的寫完成應(yīng)答端口。
[0027] -種異步電路系統(tǒng)對(duì)同步隨機(jī)存儲(chǔ)器的讀取電路，所述異步電路系統(tǒng)采用雙軌四 相握手協(xié)議，包括讀允許開啟電路部分、讀取地址和讀取數(shù)據(jù)轉(zhuǎn)換傳輸電路部分、讀開啟和 讀完成應(yīng)答電路部分；所述讀允許開啟電路部分用于根據(jù)所述異步電路系統(tǒng)的雙軌讀允許 信號(hào)開啟所述同步隨機(jī)存儲(chǔ)器的讀允許操作；所述讀取地址和讀取數(shù)據(jù)轉(zhuǎn)換傳輸電路部分 用于將所述異步電路系統(tǒng)的雙軌讀取地址信號(hào)轉(zhuǎn)換為所述同步隨機(jī)存儲(chǔ)器的讀取地址信 號(hào)以及將從所述同步隨機(jī)存儲(chǔ)器讀取的信號(hào)轉(zhuǎn)換為所述異步電路系統(tǒng)的雙軌數(shù)據(jù)信號(hào)；所 述讀開啟和讀完成應(yīng)答電路部分用于向所述同步隨機(jī)存儲(chǔ)器發(fā)出讀取啟動(dòng)信號(hào)并向所述 異步電路系統(tǒng)發(fā)出讀取完成信號(hào)。
[0028] 所述讀允許開啟電路部分包括第二類與門和第二類三態(tài)門；第二類與門的兩個(gè)輸 入端分別連接所述異步電路系統(tǒng)的雙軌讀允許信號(hào)的兩個(gè)端口，輸出端連接第二類三態(tài)門 的控制使能端；第二類三態(tài)門的輸入端連接所述異步電路系統(tǒng)的雙軌讀允許信號(hào)中的邏輯 1信號(hào)端口，輸出端連接所述同步隨機(jī)存儲(chǔ)器的讀允許信號(hào)端口。
[0029] 所述讀取地址和讀取數(shù)據(jù)轉(zhuǎn)換傳輸電路部分包括讀取地址轉(zhuǎn)換傳輸電路；所述讀 取地址轉(zhuǎn)換傳輸電路包括直接連接所述異步電路系統(tǒng)的雙軌讀取地址信號(hào)的邏輯1信號(hào) 端口和所述同步隨機(jī)存儲(chǔ)器中讀取地址的對(duì)應(yīng)端口的導(dǎo)線。
[0030] 所述讀取地址和讀取數(shù)據(jù)轉(zhuǎn)換傳輸電路部分包括讀取數(shù)據(jù)轉(zhuǎn)換傳輸電路；所述讀 取數(shù)據(jù)轉(zhuǎn)換傳輸電路包括（nl+1)個(gè)分支電